JPS63311764A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63311764A JPS63311764A JP14691587A JP14691587A JPS63311764A JP S63311764 A JPS63311764 A JP S63311764A JP 14691587 A JP14691587 A JP 14691587A JP 14691587 A JP14691587 A JP 14691587A JP S63311764 A JPS63311764 A JP S63311764A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- section
- gto
- diode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置、特にケート・ターン・オフ・
サイリスタ（以下、ＧＴＯと略記する）部とダイオード
部を一枚の半導体基板内に備えた逆導通ＧＴＯに関する
ものである。
サイリスタ（以下、ＧＴＯと略記する）部とダイオード
部を一枚の半導体基板内に備えた逆導通ＧＴＯに関する
ものである。
［従来の技術］
第３図に従来の逆導通ＧＴＯの構成例を示す。
図において、短絡エミッタ形をしたＧＴＯ部ｌＯはＰ、
層１．Ｎｎ層２ ＋ Ｐ ８層３．ＮＥ層４の四層を有
し、カソード電極５に対して、ゲート電極６を負にバイ
アスすることによってターンオフする構造を備えている
。
層１．Ｎｎ層２ ＋ Ｐ ８層３．ＮＥ層４の四層を有
し、カソード電極５に対して、ゲート電極６を負にバイ
アスすることによってターンオフする構造を備えている
。
一方、上記ＧＴＯ１０部に隣接し、分離領域７を介して
ＰＢ層８．Ｎ層９を有するグイオート部１１が設けられ
、これらＧＴＯ部１０およびダイオード部１１が一枚の
半導体基板内に形成された構造となっている。
ＰＢ層８．Ｎ層９を有するグイオート部１１が設けられ
、これらＧＴＯ部１０およびダイオード部１１が一枚の
半導体基板内に形成された構造となっている。
［発明か解決しよ゛うとする問題点コ
■従来の逆導通ＧＴＯは、上記のようにダイオード部１
１のＰＥ層８とＧＴＯ部１００Ｐ［、層３が完全に分離
されていないため、ゲート点弧電流の一部がダイオード
部１１のｐ、Ｊａｌａに流れてしまう。その結果、逆導
通Ｇ Ｔ Ｏのゲート感度が低下するという問題点があ
った。
１のＰＥ層８とＧＴＯ部１００Ｐ［、層３が完全に分離
されていないため、ゲート点弧電流の一部がダイオード
部１１のｐ、Ｊａｌａに流れてしまう。その結果、逆導
通Ｇ Ｔ Ｏのゲート感度が低下するという問題点があ
った。
■上記と同様の理由から導通状態にあるＧＴＯ部１０を
、ゲート電極６を負にバイアスして電流の一部を当該ゲ
ート電極６から引き出すことによってターンオフさせる
際、ダイオード部１１とＧＴＯ部１００ゲート電極６と
の間に無効電流が流れ、ＧＴＯの見かけ上のターン・オ
フ・ゲインを低下させるという問題点があった。
、ゲート電極６を負にバイアスして電流の一部を当該ゲ
ート電極６から引き出すことによってターンオフさせる
際、ダイオード部１１とＧＴＯ部１００ゲート電極６と
の間に無効電流が流れ、ＧＴＯの見かけ上のターン・オ
フ・ゲインを低下させるという問題点があった。
■通常のエミッタ短絡構造を有さないＧＴＯの場合、そ
のオフ状態の際に、誤点弧防止のため、ゲートをカソー
ドに対して負にバイアスする。この時、ＧＴＯのゲート
・カソード間はＰ−Ｎ接合があるため、電流が流れない
が、ゲート・ダイオード間は同一のＰ層で続いているた
め漏れ電流が流れてしまう。このことはオフ期間中、そ
の漏れ電流が継続して流れるため、ＧＴＯのゲート駆動
回路に与える負担が大きくなるという問題点があった。
のオフ状態の際に、誤点弧防止のため、ゲートをカソー
ドに対して負にバイアスする。この時、ＧＴＯのゲート
・カソード間はＰ−Ｎ接合があるため、電流が流れない
が、ゲート・ダイオード間は同一のＰ層で続いているた
め漏れ電流が流れてしまう。このことはオフ期間中、そ
の漏れ電流が継続して流れるため、ＧＴＯのゲート駆動
回路に与える負担が大きくなるという問題点があった。
■上記の理由からＧＴＯのゲートに深い負バイアスを印
加することが困難なため、ＧＴＯのｄＶ／ｄｔ耐量を著
しく低下させ、特にダイオード部に逆電流が流れた直後
のｄＶ／ｄｔ耐量が小さくなるという問題点があった。
加することが困難なため、ＧＴＯのｄＶ／ｄｔ耐量を著
しく低下させ、特にダイオード部に逆電流が流れた直後
のｄＶ／ｄｔ耐量が小さくなるという問題点があった。
■上記のような問題点を緩和するため、分離領域７のＩ
）層７ａの満７ｂの深さを深くすると、空乏層か溝底部
に接触し、順耐圧が低下する。したがって、分離領域７
の溝幅を広くすることによって、す−ト・ダイオード間
の横方向抵抗を増大させているが、例えば溝幅を数ミリ
メートルとしても未だ分離が不完全てあり、かつ、半導
体素子としてのかなりの部分が無駄に使用されることに
なる。
）層７ａの満７ｂの深さを深くすると、空乏層か溝底部
に接触し、順耐圧が低下する。したがって、分離領域７
の溝幅を広くすることによって、す−ト・ダイオード間
の横方向抵抗を増大させているが、例えば溝幅を数ミリ
メートルとしても未だ分離が不完全てあり、かつ、半導
体素子としてのかなりの部分が無駄に使用されることに
なる。
また、円板状の半導体ペレットの中央部にダイオード部
を形成すれは分離のために必要な面積をある程度減らす
ことができるが、それても未だかなりの面積を必要とす
る等の問題点があった。
を形成すれは分離のために必要な面積をある程度減らす
ことができるが、それても未だかなりの面積を必要とす
る等の問題点があった。
［発明の目的］
この発明は、上記のような問題点を解消するためになさ
れたもので、比較的簡単な構成て逆導通ＧＴＯとして安
定した動作が得られる半導体装置を提供することを目的
とするものである。
れたもので、比較的簡単な構成て逆導通ＧＴＯとして安
定した動作が得られる半導体装置を提供することを目的
とするものである。
［問題点を解決するための手段］
この発明の半導体装置はケート・ターン・オフ・サイリ
スタ部の一方の主面側のＰＢ層と、ダイオード部の同し
く一方の主面側のＰＬ：層との間に形成された分離領域
内に第３のＰｓ層を、前記ｐ８層およびＰＥ層と接触す
ることなく形成したものである。
スタ部の一方の主面側のＰＢ層と、ダイオード部の同し
く一方の主面側のＰＬ：層との間に形成された分離領域
内に第３のＰｓ層を、前記ｐ８層およびＰＥ層と接触す
ることなく形成したものである。
［作用］
この発明の半導体装置においては、第３のＰＳ層を、前
記Ｐｒ３層およびＰｒ：層と接触することなく形成した
ので、ダイオード部の領域とＧＴＯ部の領域とがほぼ完
全に分離され、ＧＴＯの動作がきわめて安定する。
記Ｐｒ３層およびＰｒ：層と接触することなく形成した
ので、ダイオード部の領域とＧＴＯ部の領域とがほぼ完
全に分離され、ＧＴＯの動作がきわめて安定する。
［実施例］
以下に、この発明の一実施例を説明する。
第１図はこの発明の半導体装置の右半分を示す構成図、
第２図はそのミド導体装置の製作工程図である。
第２図はそのミド導体装置の製作工程図である。
なお、従来の半導体装置の構成を示す第２３図と同一部
分には、同一符号か付しである。
分には、同一符号か付しである。
そこで、この発明ではＧＴＯ部ｌＯとダイオード部１１
とを完全に分離するために分離領域７にＧＴＯ部ｌＯの
一方の主面側のＰｒ１層３とグイオート部１１の同しく
一方の主面側のＰゎ層８と接触しない第３の領域として
Ｐ、層１２を形成ずろ。
とを完全に分離するために分離領域７にＧＴＯ部ｌＯの
一方の主面側のＰｒ１層３とグイオート部１１の同しく
一方の主面側のＰゎ層８と接触しない第３の領域として
Ｐ、層１２を形成ずろ。
第１図において、１３．１４は分離用のＰ、層１２を形
成するために設けられた分離溝である。
成するために設けられた分離溝である。
次に、上記のような構造の半導体装置の製造工程を第２
図に参照にして説明する。
図に参照にして説明する。
まず、第２図（ａ）において、Ｎ型半導体基板２に対し
てＰ型不純物、例えはＧ８をディポジションしてＰＪ：
３ａを形成する。
てＰ型不純物、例えはＧ８をディポジションしてＰＪ：
３ａを形成する。
次いて、第２図（ｂ）のように一方の主面側のＰＦ’３
ａを２つの分離溝１３．１４により分離する。 次いて
、第２図（ｃ）に示すように、Ｇ 、１をドライブイン
してＰ、層１２を形成するとともに、他方の主面側にア
ノードショート部１；ｌを形成する。
ａを２つの分離溝１３．１４により分離する。 次いて
、第２図（ｃ）に示すように、Ｇ 、１をドライブイン
してＰ、層１２を形成するとともに、他方の主面側にア
ノードショート部１；ｌを形成する。
第２図（ｄ）の工程では通常の選択拡散に程を経て一方
の主面側にＮ Ｆ Ｊ脅４を形成し、またゲート掘込み
工程、電極金属蒸着工程などを経てカソ−ト電極５、ケ
ート電極６を形成し、所間の逆導通Ｇ Ｔ Ｏを得る。
の主面側にＮ Ｆ Ｊ脅４を形成し、またゲート掘込み
工程、電極金属蒸着工程などを経てカソ−ト電極５、ケ
ート電極６を形成し、所間の逆導通Ｇ Ｔ Ｏを得る。
Ｌ記の工程を経て得られた逆導通ＧＴＯは、ダ、イオー
ト部１１０Ｐ ｒ＞層８とＧＴＯ部１部上０１３層３と
か１層５層１２によって完全に分離されるため、ケート
電極６からのケート電流がダイオード部ｌｌに流れるこ
ともない。
ト部１１０Ｐ ｒ＞層８とＧＴＯ部１部上０１３層３と
か１層５層１２によって完全に分離されるため、ケート
電極６からのケート電流がダイオード部ｌｌに流れるこ
ともない。
なお、分離領域７因に１箇所のみの分離溝を形成して前
記グイオート部１１のＰＢＪ＝ＳとＧＴＯ部１０のＰ
Ｄ ＪＡ ３を分離するようにすることも考えられるか
、そのようにすると、当該Ｐ１．：層８とゲート電極６
とか接近し過ぎるため、ダイオード部１１に逆バイアス
電圧か印加された時に、残存キＡ・リアか分離領域７を
越えてＧＴＯＩＯのケート電極６に流れてしまうという
難点がある。
記グイオート部１１のＰＢＪ＝ＳとＧＴＯ部１０のＰ
Ｄ ＪＡ ３を分離するようにすることも考えられるか
、そのようにすると、当該Ｐ１．：層８とゲート電極６
とか接近し過ぎるため、ダイオード部１１に逆バイアス
電圧か印加された時に、残存キＡ・リアか分離領域７を
越えてＧＴＯＩＯのケート電極６に流れてしまうという
難点がある。
しかしなから、この発明では２箇所の分離溝１３．１４
により分離するようにしであるため、グイオート部１１
とＧＴＯ部１部上０分離がほぼ完全になされ、逆導通Ｇ
ＴＯの動作がきわめて安定なものとなる。
により分離するようにしであるため、グイオート部１１
とＧＴＯ部１部上０分離がほぼ完全になされ、逆導通Ｇ
ＴＯの動作がきわめて安定なものとなる。
また、上記の実施例では逆導通ＧＴＯの例について説明
したが、当該Ｇ Ｔ Ｏに限らず逆導通サイリスタおよ
びトランジスタに対しても広く応用することができる。
したが、当該Ｇ Ｔ Ｏに限らず逆導通サイリスタおよ
びトランジスタに対しても広く応用することができる。
さらに上記の逆導通ＧＴＯの構成におけるＰＢＮ層をす
べて反対にした構造のものでも良く、また拡散不純物も
Ｇａに限らず、ボロン、アルーミニューノ、等の不純物
を使用することもできる。
べて反対にした構造のものでも良く、また拡散不純物も
Ｇａに限らず、ボロン、アルーミニューノ、等の不純物
を使用することもできる。
［発明の効果］
この発明によれば上記のように構成したので、概略以下
のような効果を奏する。
のような効果を奏する。
■ゲート、カソード間に逆バイアス電圧を印加してもダ
イオード部にゲート電流が流れないため、Ｇ Ｔ ０部
のオフ期間およびターンオフ時のゲート駆動回路の負担
を軽減することができる。
イオード部にゲート電流が流れないため、Ｇ Ｔ ０部
のオフ期間およびターンオフ時のゲート駆動回路の負担
を軽減することができる。
■ゲートに深い逆バイアス電圧を印加することかでき、
ターンオフが確実にてきる。
ターンオフが確実にてきる。
■オンケート電流（ＩＧＴ）か小さくて良い。
■ＧＴＯ部の１８層と分離領域のＰＳ層との間の耐圧は
、ＧＴＯ部のゲート、カソード間の逆耐電圧以上あれは
良く、例えば通電子ボルト以下であるので、分溜溝を２
箇所設けてもその分離のための溝幅はＮ８層の厚さ程度
あれば良く、したがって分離のための半導体ベレット面
積を最小限に抑えることかできる。
、ＧＴＯ部のゲート、カソード間の逆耐電圧以上あれは
良く、例えば通電子ボルト以下であるので、分溜溝を２
箇所設けてもその分離のための溝幅はＮ８層の厚さ程度
あれば良く、したがって分離のための半導体ベレット面
積を最小限に抑えることかできる。
（匂半導体ベレットの一方の主面側であるカッ−Ｉ・側
１層をＧＴＯ部のＰＩ３層と分離領域の２５層を介して
ダイオード部のＰ、層に分離したため、ＰＳ層か独立し
た状態となり、したがって分離領域内にギヤリアの蓄積
か殆と無いため、ＧＴＯ部とダイオ−Ｉ・部との分離か
完全に１テなわれ、逆導通ＧＴ Ｏにきわめて安定した
動作を与える。
１層をＧＴＯ部のＰＩ３層と分離領域の２５層を介して
ダイオード部のＰ、層に分離したため、ＰＳ層か独立し
た状態となり、したがって分離領域内にギヤリアの蓄積
か殆と無いため、ＧＴＯ部とダイオ−Ｉ・部との分離か
完全に１テなわれ、逆導通ＧＴ Ｏにきわめて安定した
動作を与える。
４ 、 Ｖ２Ｊ ｌ’ｒｉ （７）簡皓な説明第１図は
この発明の半導体装置の右半分を示す構成図、第２図は
上記半導体装置の製作工程図、第：３図は従来の半導体
装置の右半分を示す構成図である。
この発明の半導体装置の右半分を示す構成図、第２図は
上記半導体装置の製作工程図、第：３図は従来の半導体
装置の右半分を示す構成図である。
１・・・ｐｃＰ！！
２・・・Ｎｏ層
：３・・・１１３層
４・ ・ ・Ｎ１一層
５・・・カソード電極
６・・・ケート電極
７・・・分離領域
８・・・ダイオード部の２５層
１）・・・グイオート部のＮ、「ラフ
１０・・・Ｇ Ｔ ０部
１１・・・ダイオード部
１２・・・分離のための１）一層
１３．１４・・・分離溝
Claims (1)
- Ｐ＿Ｅ−Ｎ＿Ｂ−Ｐ＿Ｂ−Ｎ＿Ｅの四層を有するゲート
・ターン・オフ・サイリスタ部と、Ｐ＿Ｅ層および前記
Ｎ＿Ｂ層と共通のＮ層の二層を有するダイオード部とが
一枚の半導体基板内に形成されている半導体装置におい
て、前記ゲート・ターン・オフ・サイリスタ部の一方の
主面側のＰ＿Ｂ層と、同じく一方の主面側のダイオード
部のＰ＿Ｅ層との間に形成された分離領域内に第３のＰ
＿Ｓ層を、前記Ｐ＿Ｂ層およびＰ＿Ｅ層と接触すること
なく形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14691587A JPS63311764A (ja) | 1987-06-15 | 1987-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14691587A JPS63311764A (ja) | 1987-06-15 | 1987-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63311764A true JPS63311764A (ja) | 1988-12-20 |
Family
ID=15418441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14691587A Pending JPS63311764A (ja) | 1987-06-15 | 1987-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63311764A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393995A (en) * | 1992-06-04 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor thyristor device with recess |
| US5835985A (en) * | 1993-09-14 | 1998-11-10 | Kabushiki Kaisha Toshiba | Reverse conducting gate-turnoff thyristor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596630A (en) * | 1979-01-17 | 1980-07-23 | Toyo Electric Mfg Co Ltd | Method of diffusing gallium |
| JPS6098671A (ja) * | 1983-11-02 | 1985-06-01 | Toshiba Corp | 複合型サイリスタ |
| JPS61219172A (ja) * | 1985-03-20 | 1986-09-29 | ビービーシー アクチエンゲゼルシヤフト ブラウン ボヴエリ ウント コムパニー | 半導体構成素子 |
| JPS6257250A (ja) * | 1985-09-06 | 1987-03-12 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-06-15 JP JP14691587A patent/JPS63311764A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596630A (en) * | 1979-01-17 | 1980-07-23 | Toyo Electric Mfg Co Ltd | Method of diffusing gallium |
| JPS6098671A (ja) * | 1983-11-02 | 1985-06-01 | Toshiba Corp | 複合型サイリスタ |
| JPS61219172A (ja) * | 1985-03-20 | 1986-09-29 | ビービーシー アクチエンゲゼルシヤフト ブラウン ボヴエリ ウント コムパニー | 半導体構成素子 |
| JPS6257250A (ja) * | 1985-09-06 | 1987-03-12 | Hitachi Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393995A (en) * | 1992-06-04 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor thyristor device with recess |
| US5835985A (en) * | 1993-09-14 | 1998-11-10 | Kabushiki Kaisha Toshiba | Reverse conducting gate-turnoff thyristor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6261553B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| US6583496B2 (en) | Single-control monolithic component for a composite bridge | |
| US3549961A (en) | Triac structure and method of manufacture | |
| US3231796A (en) | Pnpn semiconductor switch with predetermined forward breakover and reverse breakdownvoltages | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| US3696273A (en) | Bilateral, gate-controlled semiconductor devices | |
| US4236169A (en) | Thyristor device | |
| JPS63311764A (ja) | 半導体装置 | |
| US3879744A (en) | Bidirectional thyristor | |
| JPH055383B2 (ja) | ||
| JPS622461B2 (ja) | ||
| US3213339A (en) | Semiconductor device for controlling the continuity of multiple electric paths | |
| IE50350B1 (en) | Monolithic integrated cmos circuit | |
| US3260901A (en) | Semi-conductor device having selfprotection against overvoltage | |
| US4609933A (en) | Gate turn-off thyristor having P+ gate and emitter | |
| US5047824A (en) | Reverse conducting gate turn-off thyristor | |
| US4901130A (en) | Protection thyristor with auxiliary gate | |
| US3700982A (en) | Controlled rectifier having gate electrode which extends across the gate and cathode layers | |
| JPS639386B2 (ja) | ||
| JPH04291966A (ja) | ショットキーバリア半導体装置 | |
| JPH06204463A (ja) | 半導体装置 | |
| JPS6157713B2 (ja) | ||
| JPH0528781Y2 (ja) | ||
| JPS63107169A (ja) | 逆導通ｇｔｏサイリスタ | |
| JP2750803B2 (ja) | 双方向サイリスタ |