JPS63310038A - ウォッチドッグ・タイマ - Google Patents
ウォッチドッグ・タイマInfo
- Publication number
- JPS63310038A JPS63310038A JP62146604A JP14660487A JPS63310038A JP S63310038 A JPS63310038 A JP S63310038A JP 62146604 A JP62146604 A JP 62146604A JP 14660487 A JP14660487 A JP 14660487A JP S63310038 A JPS63310038 A JP S63310038A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- circuit
- runaway
- time
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000012423 maintenance Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はつ′オッチドッグ・タイマに関し、特にプログ
ラムの暴走を検出し所定時間経過後リセット信号を出力
して電子回路を初期化するウォッチドッグ・タイマに関
する。
ラムの暴走を検出し所定時間経過後リセット信号を出力
して電子回路を初期化するウォッチドッグ・タイマに関
する。
従来、この種のウォッチドッグ・タイマは、プログラム
の暴走を検出してから、各電子回路を初期化するための
リセット信号を出力するまでの時間を、カウンタ回路を
複数段縦続接続して決定する構成となり、ていた。
の暴走を検出してから、各電子回路を初期化するための
リセット信号を出力するまでの時間を、カウンタ回路を
複数段縦続接続して決定する構成となり、ていた。
上述した従来のウォッチドッグ・タイマは、プロゲラ″
ムの暴走を検出してからリセット信号を出力するまでの
時間を複数のカウンタにより決定する構成となって゛い
るので、各電子回路を精密な時間で初期化できるものの
このような精度は必要なく、緊急に初期化しようとしよ
うとしても所定の時間にならないと初期化できないし、
初期化する時間を任意に設定することが困難であるうえ
、回路構成が複雑になるという欠点がある。
ムの暴走を検出してからリセット信号を出力するまでの
時間を複数のカウンタにより決定する構成となって゛い
るので、各電子回路を精密な時間で初期化できるものの
このような精度は必要なく、緊急に初期化しようとしよ
うとしても所定の時間にならないと初期化できないし、
初期化する時間を任意に設定することが困難であるうえ
、回路構成が複雑になるという欠点がある。
本発明の目的は、回路構成が簡単になり、しかも暴走検
出から各電子回路を初期化するまでの時間を容易に選択
することができるウォッチドッグ・タイマを提供するこ
とにある。
出から各電子回路を初期化するまでの時間を容易に選択
することができるウォッチドッグ・タイマを提供するこ
とにある。
本発明のウォッチドッグ・タイマは、実行中のプログラ
ムが暴走したときに暴走検出信号を出力する暴走判別回
路と、抵抗及びコンデンサをそれぞれ少なくとも一つ備
え、これら抵抗及びコンデンサの時定数により前記暴走
判別回路からの暴走検出信号を立上らせ下降させて伝達
する時定数回路と、この時定数回路の出力信号により前
記暴走検出信号から所定時間経過後、リセット信号を出
力するリセット信号発生部とを有している。
ムが暴走したときに暴走検出信号を出力する暴走判別回
路と、抵抗及びコンデンサをそれぞれ少なくとも一つ備
え、これら抵抗及びコンデンサの時定数により前記暴走
判別回路からの暴走検出信号を立上らせ下降させて伝達
する時定数回路と、この時定数回路の出力信号により前
記暴走検出信号から所定時間経過後、リセット信号を出
力するリセット信号発生部とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
暴走判別回路１は、実行中のブローグラムが暴走したこ
とを検出すると暴走検出信号ＶＤを出力する。
とを検出すると暴走検出信号ＶＤを出力する。
時定数回路２は、抵抗Ｒ１〜Ｒ，とコンデンサＣとを含
んで構成され、時定数切換回路４の接続状態によって決
まる抵抗Ｒの値とコンデンサＣの容量とで決定される時
定数により、暴走生別回路１からの暴走検出信号ＶＤを
立上らせ、また下降させて出力する。
んで構成され、時定数切換回路４の接続状態によって決
まる抵抗Ｒの値とコンデンサＣの容量とで決定される時
定数により、暴走生別回路１からの暴走検出信号ＶＤを
立上らせ、また下降させて出力する。
時定数回路２の時定数は、時定数切換回路４のトランジ
スタＱ１〜Ｑ ｎ −１を切換信号発生回路５からの切
換信号によりオン・オフすることにより抵抗Ｒの値を変
え、切換えることができる。
スタＱ１〜Ｑ ｎ −１を切換信号発生回路５からの切
換信号によりオン・オフすることにより抵抗Ｒの値を変
え、切換えることができる。
インバータ３は、時定数回路２の出力信号■７のレベル
がしきい電圧を超えると低レベルを出力し、また、しき
い電圧より低下すると高レベルを出力するので、暴走検
出信号ＶＤから所定の時間経過後に反転しなリセット信
号を出力するリセット信号発生回路である。
がしきい電圧を超えると低レベルを出力し、また、しき
い電圧より低下すると高レベルを出力するので、暴走検
出信号ＶＤから所定の時間経過後に反転しなリセット信
号を出力するリセット信号発生回路である。
゛第２図は第１図に示された実施例の各部信号の波形図
である。
である。
出力信号ＶＴの立上り時間は時定数回路２の時定数によ
り定まり、インバータ３のしきい電圧を越えるとリセッ
ト信号■λは低レベルとなるので、暴走検出信号ＶＤよ
り時間Ｔ１まなはＴ２だけ遅れて反転したリセット信号
ＶＲが出力される。時間ＴｌとＴ２との違いは、時定数
切換回路４より時定数が切換えられたときの差である。
り定まり、インバータ３のしきい電圧を越えるとリセッ
ト信号■λは低レベルとなるので、暴走検出信号ＶＤよ
り時間Ｔ１まなはＴ２だけ遅れて反転したリセット信号
ＶＲが出力される。時間ＴｌとＴ２との違いは、時定数
切換回路４より時定数が切換えられたときの差である。
第３図は本発明の第２の実施例を示す回路図である。
この実施例は、コンデンサＣの容量を切換えて時定数を
変えるようにしたものである。
変えるようにしたものである。
第４図は本発明の第３の実施例を示す回路図である。
暴走検出からリセット信号を出力するまでの時間を切換
える必要がないときには、このように極めて単純な回路
とすることができる。
える必要がないときには、このように極めて単純な回路
とすることができる。
以上説明したように本発明は、プログラムの暴走を検出
後、各電子回路を初期化するまでの時間を抵抗とコンデ
ンサの時定数により決定し、かつ時定数が切換えできる
構成とすることにより、回路構成を簡単にすることがで
き、しかも暴走検出から各電子回路を初期化するまでの
時間を容易に選択切換えすることができる効果がある。
後、各電子回路を初期化するまでの時間を抵抗とコンデ
ンサの時定数により決定し、かつ時定数が切換えできる
構成とすることにより、回路構成を簡単にすることがで
き、しかも暴走検出から各電子回路を初期化するまでの
時間を容易に選択切換えすることができる効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示された実施例の各部信号の波形図、第３図及
び第４図はそれぞれ本発明の第２及び第３の実施例を示
す回路図である。 １・・・暴走判別回路、２，２．
．２ｂ・・・時定数回路、３・・・インバータ、４，４
．・・・時定数切換回路、５，５１・・・切換信号発生
回路、Ｃ，Ｃ１〜Ｃ１１・・・コンデンサ、Ｒ，Ｒ，〜
Ｒｆｌ・・・抵抗、Ｑ１〜Ｑ！１−１・・・トランジス
タ。
第１図に示された実施例の各部信号の波形図、第３図及
び第４図はそれぞれ本発明の第２及び第３の実施例を示
す回路図である。 １・・・暴走判別回路、２，２．
．２ｂ・・・時定数回路、３・・・インバータ、４，４
．・・・時定数切換回路、５，５１・・・切換信号発生
回路、Ｃ，Ｃ１〜Ｃ１１・・・コンデンサ、Ｒ，Ｒ，〜
Ｒｆｌ・・・抵抗、Ｑ１〜Ｑ！１−１・・・トランジス
タ。
Claims (2)
- （１）実行中のプログラムが暴走したときに暴走検出信
号を出力する暴走判別回路と、抵抗及びコンデンサをそ
れぞれ少なくとも一つ備え、これら抵抗及びコンデンサ
の時定数により前記暴走判別回路からの暴走検出信号を
立上らせ下降させて伝達する時定数回路と、この時定数
回路の出力信号により前記暴走検出信号から所定時間経
過後、リセット信号を出力するリセット信号発生部とを
有することを特徴とするウォッチドッグ・タイマ。 - （２）時定数回路の時定数が複数段切換えできる特許請
求の範囲第１項記載のウォッチドッグ・タイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146604A JPS63310038A (ja) | 1987-06-11 | 1987-06-11 | ウォッチドッグ・タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146604A JPS63310038A (ja) | 1987-06-11 | 1987-06-11 | ウォッチドッグ・タイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310038A true JPS63310038A (ja) | 1988-12-19 |
Family
ID=15411485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146604A Pending JPS63310038A (ja) | 1987-06-11 | 1987-06-11 | ウォッチドッグ・タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63310038A (ja) |
-
1987
- 1987-06-11 JP JP62146604A patent/JPS63310038A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737730B2 (en) | Method of detecting the frequency of an input clock signal of an integrated circuit and integrated circuit | |
| US7015716B2 (en) | Method for detecting a power load of a power supply module according to duty cycle detection, and related device | |
| KR970066767A (ko) | 마이크로컴퓨터 시스템의 고장감시장치 | |
| CA1116273A (en) | Expanded time constant condition control system | |
| US6297761B1 (en) | Measuring apparatus for digitally detecting analog measured variables | |
| JPS63310038A (ja) | ウォッチドッグ・タイマ | |
| US4425553A (en) | Low frequency pulse generator apparatus | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPH0612502B2 (ja) | タイミング回路 | |
| JPS5952324A (ja) | 停電・復電検知回路 | |
| JPH02223215A (ja) | セルフ電源カウンタの入力判定方法 | |
| KR940023022A (ko) | 입력 신호의 착오 에지 기각용 파형기 | |
| JPH0719012Y2 (ja) | 電圧検出回路 | |
| JPH05283994A (ja) | リセット回路 | |
| JPS6015725A (ja) | 電源電圧監視回路 | |
| SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
| RU2053593C1 (ru) | Триггерное устройство | |
| JPH03141415A (ja) | パワーオンリセット回路 | |
| JPS5936841A (ja) | 入力情報読取り方法 | |
| JPH0668280A (ja) | リセット回路 | |
| JPH09160809A (ja) | Ｃｐｕ監視回路 | |
| JPH0323719A (ja) | Ａ／ｄ変換方法 | |
| JPS5952325A (ja) | 停電・復電検知集積回路 | |
| JP2002353778A (ja) | 半導体装置 | |
| JPH02291008A (ja) | リセット回路 |