JP2002353778A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 フィルタ特性を適切かつ的確に切換えること
ができる半導体装置を得る。 【解決手段】 フィルタ要素を構成し互いに異なる抵抗
特性を有する複数のトランジスタ手段と、半導体装置の
入力信号と独立な内部クロック信号により制御され入力
信号に応じて所定期間カウント動作を行うとともに、カ
ウント結果によるオーバーフローによりオーバーフロー
信号を導出しそのオーバーフロー信号を次段のカウンタ
に入力信号として印加する複数のカウンタ手段を有する
カウント回路１とを備え、前記複数のカウンタ手段のう
ち、どのカウンタ手段までオーバーフローしたかを検出
するセレクタ２からなる検出手段による検出結果により
前記複数のトランジスタ手段を選択的に切換えるように
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置、特
に、ノイズフィルター特性を入力周波数により自動的に
切り換えることができる半導体装置に関するものであ
る。

【０００２】

【従来の技術】従来のマイコン等は誤動作防止のためノ
イズフィルターが用いられている。これらは、ある設計
値のパルス中のノイズを除去するものであり、それ以外
のパルス中のノイズを除去できない。このため、ノイズ
フィルター特性を変更するには、設計変更か、またはソ
フトウエアによる制御が必要となる。

【０００３】この発明は、設計変更，またはソフトウエ
アによる制御を必要とせず、自動的に入力されるパルス
幅（入力周波数）によりノイズフィルター特性を切り換
える方策を提案する。

【０００４】

【発明が解決しようとする課題】この発明は、フィルタ
特性を適切かつ的確に切換えることができる半導体装置
を得ようとするものである。

【０００５】

【課題を解決するための手段】第１の発明に係る半導体
装置では、フィルタ要素を構成し互いに異なる抵抗特性
を有する複数のトランジスタ手段と、半導体装置の入力
信号と独立な内部クロック信号により制御され入力信号
に応じて所定期間カウント動作を行うとともに、カウン
ト結果によるオーバーフローによりオーバーフロー信号
を導出しそのオーバーフロー信号を次段のカウンタに入
力信号として印加する複数のカウンタ手段とを備え、前
記複数のカウンタ手段のうち、どのカウンタ手段までオ
ーバーフローしたかを検出する検出手段を設け、前記検
出手段による検出結果により前記複数のトランジスタ手
段を選択的に切換えるようにしたものである。

【０００６】第２の発明に係る半導体装置では、フィル
タ要素を構成し互いに異なるキャパシタンス特性を有す
る複数のキャパシタ手段と、半導体装置の入力信号と独
立な内部クロック信号により制御され入力信号に応じて
所定期間カウント動作を行うとともに、カウント結果に
よるオーバーフローによりオーバーフロー信号を導出し
そのオーバーフロー信号を次段のカウンタに入力信号と
して印加する複数のカウンタ手段とを備え、前記複数の
カウンタ手段のうち、どのカウンタ手段までオーバーフ
ローしたかを検出する検出手段を設け、前記検出手段に
よる検出結果により前記複数のキャパシタ手段を選択的
に切換えるようにしたものである。

【０００７】第３の発明に係る半導体装置では、フィル
タ要素を構成するトランジスタ手段と、半導体装置の入
力信号と独立な内部クロック信号により制御され入力信
号に応じて所定期間カウント動作を行うとともに、カウ
ント結果によるオーバーフローによりオーバーフロー信
号を導出しそのオーバーフロー信号を次段のカウンタに
入力信号として印加する複数のカウンタ手段とを備え、
前記複数のカウンタ手段のうち、どのカウンタ手段まで
オーバーフローしたかを検出する検出手段と、前記トラ
ンジスタ手段への印加電圧を制御する制御手段とを設
け、前記検出手段による検出結果により前記制御手段に
よって前記トランジスタ手段への印加電圧を制御し前記
トランジスタ手段の抵抗特性を切換えるようにしたもの
である。

【０００８】第４の発明に係る半導体装置では、フィル
タ要素を構成し互いに異なる抵抗特性を有する複数のト
ランジスタ手段と、互いに直列接続されそれぞれ所定の
遅延量を有する複数のインバータ手段と、前記複数のイ
ンバータ手段のそれぞれの出力信号と半導体装置の入力
信号とについて排他的論理和処理を行う処理手段とを備
え、前記処理手段の出力に応じて前記複数のトランジス
タ手段を選択的に切換えるようにしたものである。

【０００９】第５の発明に係る半導体装置では、フィル
タ要素を構成し互いに異なるキャパシタンス特性を有す
る複数のキャパシタ手段と、互いに直列接続されそれぞ
れ所定の遅延量を有する複数のインバータ手段と、前記
複数のインバータ手段のそれぞれの出力信号と半導体装
置の入力信号とについて排他的論理和処理を行う処理手
段とを備え、前記処理手段の出力に応じて前記複数のキ
ャパシタ手段を選択的に切換えるようにしたものであ
る。

【００１０】第６の発明に係る半導体装置では、フィル
タ要素を構成するトランジスタ手段と、互いに直列接続
されそれぞれ所定の遅延量を有する複数のインバータ手
段と、前記複数のインバータ手段のそれぞれの出力信号
と半導体装置の入力信号とについて排他的論理和処理を
行う処理手段とを備え、前記処理手段の出力に応じて前
記トランジスタ手段への印加電圧を制御し前記トランジ
スタ手段の抵抗特性を切換えるようにしたものである。

【００１１】

【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１，図２および図７ないし図９について
説明する。図１は実施の形態１における入力周波数測定
手段の構成を示すブロック図である。図２は実施の形態
１における動作状態を示す波形図である。図７は実施の
形態１におけるフィルタ幅可変手段の構成を示す接続図
である。図８は実施の形態１におけるフィルタ幅可変手
段の他の構成を示す接続図である。図９は実施の形態１
におけるフィルタ幅可変手段の更に他の構成を示す接続
図である。

【００１２】図において、１はカウンタ〔１〕：Ｃ１，
カウンタ〔２〕：Ｃ２，カウンタ〔３〕：Ｃ３，……
…，カウンタ〔ｎ〕：Ｃｎのｎ個のカウンタからなるカ
ウンタ回路、２はセレクタ、３は制御回路、４は内部ク
ロック回路である。

【００１３】図１のブロック図に示す、入力信号と独立
な内部クロック回路４により生成される内部クロックに
より、カウンタの制御を行うための制御信号Ｘを制御回
路３において作成する。その信号Ｘにカウンタ回路１に
おけるカウンタ〔１〕：Ｃ１，カウンタ〔２〕：Ｃ２，
カウンタ〔３〕：Ｃ３，………，カウンタ〔ｎ〕：Ｃｎ
の動作を同期させる。例えば、信号Ｘの立ち下がりで、
カウントを開始し、立ち上がりでカウントを終了する。

【００１４】このことにより、カウンタ回路１の動作時
間は入力信号にかかわらず一定となる（図２）。図２に
示すように、制御信号Ｘは、その立ち下りでカウンタ回
路１におけるカウンタ〔１〕：Ｃ１，カウンタ〔２〕：
Ｃ２，カウンタ〔３〕：Ｃ３，………，カウンタ
〔ｎ〕：Ｃｎのカウント動作を開始させ、立ち上がりで
カウント動作を終了するものであって、そのカウント動
作の開始から動作終了までの動作時間は、例えば内部ク
ロック信号の１００発分に相当する一定時間となるので
ある。

【００１５】外部からの入力信号の周波数を図１に示す
カウンタ回路１により、測定する。このカウンタ回路１
を構成するｎ個のカウンタのオーバーフロー信号ＯＶ
１，ＯＶ２，ＯＶ３，…，ＯＶｎをセレクタ２へ入力す
る。ここで、ＯＶ１はカウンタ〔１〕：Ｃ１のオーバー
フロー信号であり、ＯＶ２はカウンタ〔２〕：Ｃ２のオ
ーバーフロー信号であり、ＯＶ３はカウンタ〔３〕：Ｃ
３のオーバーフロー信号であり、ＯＶｎカウンタ
〔ｎ〕：Ｃｎのオーバーフロー信号である。

【００１６】このｎ個のカウンタであるカウンタ
〔１〕：Ｃ１，カウンタ〔２〕：Ｃ２，カウンタ
〔３〕：Ｃ３，…，カウンタ〔ｎ〕：Ｃｎの内、どこま
でオーバーフローするかにより、入力信号の周波数が判
別される。例えば、入力信号Ａ，Ｂについて、どのオー
バーフロー信号がＨ（ハイ状態）であるかＬ（ロウ状
態）を次のように表したとすると、入力信号Ａの周波数
は、入力信号Ｂの周波数よりも大きい（ｆ_A>ｆ_B）と判
別できる。 Ａ＝ＯＶ１：Ｈ，ＯＶ２：Ｈ，…，ＯＶｌ：Ｈ，ＯＶ
ｍ：Ｈ，ＯＶｎ：Ｌ Ｂ＝ＯＶ１：Ｈ，ＯＶ２：Ｈ，…，ＯＶｌ：Ｈ，ＯＶ
ｍ：Ｌ，ＯＶｎ：Ｌ すなわち、入力信号ＡについてＯＶｍまでＨ（ハイ状
態）で、ＯＶｎがＬ（ロウ状態）であり、これに対し、
入力信号ＢについてＯＶｌまでがＨ（ハイ状態）で、Ｏ
Ｖｍ以降がＬ（ロウ状態）であるなら（ｎ>ｍ>ｌ）、入
力信号Ａの周波数は、入力信号Ｂの周波数よりも大きい
（ｆ_A>ｆ_B）と判別できるのである。

【００１７】この実施の形態では、上記のような入力信
号周波数の判別結果により、ノイズフィルタ特性の変更
を行う。ノイズフィルタ回路を示す図７において、５は
フィルタ回路のフィルタ要素を構成するキャパシタ、６
ａ，６ｂ，６ｃはフィルタ抵抗要素を構成するための各
々異なる抵抗特性を持つトランジスタ、７ａ，７ｂ，７
ｃは選択スイッチ要素である。このような構成のノイズ
フィルタ回路においては、入力周波数測定手段を示す図
１において、入力周波数測定手段による周波数測定結果
を示すセレクタ２のセレクト信号を用いて、選択スイッ
チ要素７ａ，７ｂ，７ｃのいずれかを選択閉合し、複数
のトランジスタ６ａ，６ｂ，６ｃから適切な抵抗特性を
持ったトランジスタを選択する。上記例は、３つのトラ
ンジスタの例であるが、これは複数であればよく個数は
限定しない。

【００１８】ノイズフィルタ回路を示す図８において、
５ａ，５ｂ，５ｃはフィルタ回路のフィルタ要素を構成
するための各々異なるキャパシタンス特性を持つキャパ
シタ、６はフィルタ抵抗要素を構成するためのトランジ
スタ、７ａ，７ｂ，７ｃは選択スイッチ要素である。こ
のような構成のノイズフィルタ回路においては、入力周
波数測定手段を示す図１において、入力周波数測定手段
による周波数測定結果を示すセレクタ２のセレクト信号
を用いて、選択スイッチ要素７ａ，７ｂ，７ｃのいずれ
かを選択閉合し、複数のキャパシタ５ａ，５ｂ，５ｃか
ら適切なキャパシタ容量を持ったキャパシタを選択す
る。上記例は、３つのキャパシタの例であるが、これは
複数であればよく個数は限定しない。

【００１９】このとき、図１に示す入力周波数測定手段
の遅延量と同様な遅延量を生ずるサイズのＣＲとして機
能するキャパシタ５ａ，５ｂ，５ｃおよびトランジスタ
６を単位ユニットとして用いて、入力周波数測定手段と
連動させる（図８）。

【００２０】ノイズフィルタ回路を示す図９において、
５はフィルタ回路のフィルタ要素を構成するためのキャ
パシタ、６はフィルタ抵抗要素を構成するためのトラン
ジスタである。トランジスタ６への印加電圧Ｖｃｃは可
変とされている。このような構成のノイズフィルタ回路
においては、入力周波数測定手段を示す図１において、
入力周波数測定手段による周波数測定結果を示すセレク
タ２のセレクト信号を用い、トランジスタ６への印加電
圧Ｖｃｃを変化させてトランジスタ６のＯＮ抵抗を変化
し、入力信号の周波数に最適な抵抗特性をトランジスタ
６に付与して、ノイズフィルタ帯域幅等のフィルタ特性
を適切なものとする。

【００２１】図１に示すセレクタ２のセレクト信号によ
り、図９に示すフィルタ回路の前段に接続されたチャー
ジポンプの出力を制御して、トランジスタ６の印加電圧
Ｖｃｃを変えることにより、トランジスタ６のＯＮ抵抗
を変え、フィルタ特性を切り換える（図９）。

【００２２】この発明による実施の形態１によれば、フ
ィルタ要素を構成し互いに異なる抵抗特性を有する複数
のトランジスタ手段６ａ，６ｂ，６ｃと、半導体装置の
入力信号と独立な内部クロック信号により制御され入力
信号に応じて所定期間カウント動作を行うとともに、カ
ウント結果によるオーバーフローによりオーバーフロー
信号を導出しそのオーバーフロー信号を次段のカウンタ
に入力信号として印加するカウンタ〔１〕：Ｃ１，カウ
ンタ〔２〕：Ｃ２，カウンタ〔３〕：Ｃ３，………，カ
ウンタ〔ｎ〕：Ｃｎからなる複数のカウンタ手段とを備
え、前記複数のカウンタ手段のうち、どのカウンタ手段
までオーバーフローしたかを検出するセレクタ２からな
る検出手段を設け、前記検出手段による検出結果により
前記複数のトランジスタ手段を選択的に切換え、ノイズ
フィルタ帯域幅等のフィルタ特性を切換えるようにした
ので、カウンタ手段のオーバーフロー状態により入力信
号の周波数を検出し、周波数検出結果に基づき異なる抵
抗特性を持つトランジスタ手段を切換えることにより、
フィルタ特性を適切かつ的確に切換えることができる半
導体装置を得ることができる。

【００２３】また、この発明による実施の形態１によれ
ば、フィルタ要素を構成し互いに異なるキャパシタンス
特性を有する複数のキャパシタ手段５ａ，５ｂ，５ｃ
と、半導体装置の入力信号と独立な内部クロック信号に
より制御され入力信号に応じて所定期間カウント動作を
行うとともに、カウント結果によるオーバーフローによ
りオーバーフロー信号を導出しそのオーバーフロー信号
を次段のカウンタに入力信号として印加するカウンタ
〔１〕：Ｃ１，カウンタ〔２〕：Ｃ２，カウンタ
〔３〕：Ｃ３，………，カウンタ〔ｎ〕：Ｃｎからなる
複数のカウンタ手段とを備え、前記複数のカウンタ手段
のうち、どのカウンタ手段までオーバーフローしたかを
検出するセレクタ２からなる検出手段を設け、前記検出
手段による検出結果により前記複数のキャパシタ手段５
ａ，５ｂ，５ｃを選択的に切換えるようにしたので、カ
ウンタ手段のオーバーフロー状態により入力信号の周波
数を検出し、周波数検出結果に基づき異なるキャパシタ
ンス特性を持つキャパシタ手段を切換えることにより、
フィルタ特性を適切かつ的確に切換えることができる半
導体装置を得ることができる。

【００２４】さらに、この発明による実施の形態１によ
れば、フィルタ要素を構成するトランジスタ手段６と、
半導体装置の入力信号と独立な内部クロック信号により
制御され入力信号に応じて所定期間カウント動作を行う
とともに、カウント結果によるオーバーフローによりオ
ーバーフロー信号を導出しそのオーバーフロー信号を次
段のカウンタに入力信号として印加するカウンタ
〔１〕：Ｃ１，カウンタ〔２〕：Ｃ２，カウンタ
〔３〕：Ｃ３，………，カウンタ〔ｎ〕：Ｃｎからなる
複数のカウンタ手段とを備え、前記複数のカウンタ手段
のうち、どのカウンタ手段までオーバーフローしたかを
検出する検出手段と、前記トランジスタ手段６への印加
電圧を制御する制御手段とを設け、前記検出手段による
検出結果により前記制御手段によって前記トランジスタ
手段６への印加電圧を制御し前記トランジスタ手段の抵
抗特性を切換えるようにしたので、カウンタ手段のオー
バーフロー状態により入力信号の周波数を検出し、周波
数検出結果に基づき前記トランジスタ手段への印加電圧
を切換えることにより、フィルタ特性を適切かつ的確に
切換えることができる半導体装置を得ることができる。

【００２５】実施の形態２．この発明による実施の形態
２を図３ないし図９について説明する。図３は実施の形
態２における入力周波数測定手段の構成を示す接続図で
ある。図４ないし図６は実施の形態２における動作状態
を示す波形図である。図７は実施の形態２におけるフィ
ルタ幅可変手段の構成を示す接続図である。図８は実施
の形態２におけるフィルタ幅可変手段の他の構成を示す
接続図である。図９は実施の形態２におけるフィルタ幅
可変手段の更に他の構成を示す接続図である。

【００２６】図において、Ｎ１，Ｎｍ，…，Ｎｎはイン
バータ基本ユニット、Ｅ１，Ｅｍ，…，Ｅｎは排他的論
理和処理を行うＥｘ−ＯＲ回路、Ｍ１，Ｍｍ，…，Ｍｎ
はコンパレータである。

【００２７】実施の形態２における動作等の一例を説明
する。 （１）図３に示すようなインバータの基本ユニットＮ
１，Ｎｍ，…，Ｎｎをｎ段接続する。 （２）入力信号とｍ段目のインバータ通過後の排他的論
理和処理をＥｘ−ＯＲ回路Ｅｍで処理する（ｍ<ｎ）。 （３）この処理後の出力信号を時定数の大きなＲＣに接
続する。 （４）コンパレータの基準電位と、この出力値（Ｖｍ）
をコンパレータＭｍで比較する。 （５）コンパレータＭｍの出力Ｃｍをセレクタへ入力す
る。 （６）コンパレータＭ１，Ｍｍ，…，Ｍｎの出力信号Ｃ
１〜Ｃｎの組み合わせが、入力信号の周波数により変わ
るため周波数を判別できる。

【００２８】このｎ＝５の場合として、以下に示す。あ
る入力波形Ａが入力されると、下記のようになる。図４
に示すように、インバータ通過後の波形Ｂ〜波形Ｆはイ
ンバータの段差の分だけ入力波形より遅延している。入
力波形の波形Ａと各段の遅延波形Ｑ〜ＲのＥｘ−ＯＲの
波形は、図５の波形ＡＢからＡＦのようになる。これ
に、時定数の大きなＣＲをつなぐことにより、波形はＡ
Ｃ（交流）的な波形から定常的には、ＤＣ（直流）的な
波形となる。これを図６に示す。これらをコンパレータ
に入力して、基準電位と比較すると、Ｃ１〜Ｃ５の出力
信号が作成される。この場合、Ｃ１＝０、Ｃ２＝０、Ｃ
３＝１、Ｃ４＝１、Ｃ５＝０。入力波形によりこれらは
異なる組み合わせとなるため入力周波数が判別できる。

【００２９】この発明による実施の形態２によれば、フ
ィルタ要素を構成し互いに異なる抵抗特性を有する複数
のトランジスタ手段と、互いに直列接続されそれぞれ所
定の遅延量を有する複数のインバータ手段と、前記複数
のインバータ手段のそれぞれの出力信号と半導体装置の
入力信号とについて排他的論理和処理を行う処理手段と
を備え、前記処理手段の出力に応じて前記複数のトラン
ジスタ手段を選択的に切換えるようにしたので、フィル
タ特性を適切かつ的確に切換えることができる半導体装
置を得ることができる。この時、図３の入力周波数測定
部のブロックの基本インバーターユニット遅延量と図７
のインバーターの遅延量を同様な遅延量を持つ様に設計
することで、製造ばらつきにより遅延量がずれても一律
にずれるため問題ない。

【００３０】また、この発明による実施の形態２によれ
ば、フィルタ要素を構成し互いに異なるキャパシタンス
特性を有する複数のキャパシタ手段と、互いに直列接続
されそれぞれ所定の遅延量を有する複数のインバータ手
段と、前記複数のインバータ手段のそれぞれの出力信号
と半導体装置の入力信号とについて排他的論理和処理を
行う処理手段とを備え、前記処理手段の出力に応じて前
記複数のキャパシタ手段を選択的に切換えるようにした
ので、フィルタ特性を適切かつ的確に切換えることがで
きる半導体装置を得ることができる。この時、図３の入
力周波数測定部のブロックの基本インバーターユニット
遅延量と図８のインバーターの遅延量を同様な遅延量を
持つ様に設計することで、製造ばらつきにより遅延量が
ずれても一律にずれるため問題ない。

【００３１】さらに、この発明による実施の形態２によ
れば、フィルタ要素を構成するトランジスタ手段と、互
いに直列接続されそれぞれ所定の遅延量を有する複数の
インバータ手段と、前記複数のインバータ手段のそれぞ
れの出力信号と半導体装置の入力信号とについて排他的
論理和処理を行う処理手段とを備え、前記処理手段の出
力に応じて前記トランジスタ手段への印加電圧を制御し
前記トランジスタ手段の抵抗特性を切換えるようにした
ので、フィルタ特性を適切かつ的確に切換えることがで
きる半導体装置を得ることができる。この時、図３の入
力周波数測定部のブロックの基本インバーターユニット
遅延量と図９のインバーターの遅延量を同様な遅延量を
持つ様に設計することで、製造ばらつきにより遅延量が
ずれても一律にずれるため問題ない。

【００３２】

【発明の効果】第１の発明によれば、フィルタ要素を構
成し互いに異なる抵抗特性を有する複数のトランジスタ
手段と、半導体装置の入力信号と独立な内部クロック信
号により制御され入力信号に応じて所定期間カウント動
作を行うとともに、カウント結果によるオーバーフロー
によりオーバーフロー信号を導出しそのオーバーフロー
信号を次段のカウンタに入力信号として印加する複数の
カウンタ手段とを備え、前記複数のカウンタ手段のう
ち、どのカウンタ手段までオーバーフローしたかを検出
する検出手段を設け、前記検出手段による検出結果によ
り前記複数のトランジスタ手段を選択的に切換えるよう
にしたので、フィルタ特性を適切かつ的確に切換えるこ
とができる半導体装置を得ることができる。

【００３３】第２の発明によれば、フィルタ要素を構成
し互いに異なるキャパシタンス特性を有する複数のキャ
パシタ手段と、半導体装置の入力信号と独立な内部クロ
ック信号により制御され入力信号に応じて所定期間カウ
ント動作を行うとともに、カウント結果によるオーバー
フローによりオーバーフロー信号を導出しそのオーバー
フロー信号を次段のカウンタに入力信号として印加する
複数のカウンタ手段とを備え、前記複数のカウンタ手段
のうち、どのカウンタ手段までオーバーフローしたかを
検出する検出手段を設け、前記検出手段による検出結果
により前記複数のキャパシタ手段を選択的に切換えるよ
うにしたので、フィルタ特性を適切かつ的確に切換える
ことができる半導体装置を得ることができる。

【００３４】第３の発明によれば、フィルタ要素を構成
するトランジスタ手段と、半導体装置の入力信号と独立
な内部クロック信号により制御され入力信号に応じて所
定期間カウント動作を行うとともに、カウント結果によ
るオーバーフローによりオーバーフロー信号を導出しそ
のオーバーフロー信号を次段のカウンタに入力信号とし
て印加する複数のカウンタ手段とを備え、前記複数のカ
ウンタ手段のうち、どのカウンタ手段までオーバーフロ
ーしたかを検出する検出手段と、前記トランジスタ手段
への印加電圧を制御する制御手段とを設け、前記検出手
段による検出結果により前記制御手段によって前記トラ
ンジスタ手段への印加電圧を制御し前記トランジスタ手
段の抵抗特性を切換えるようにしたので、フィルタ特性
を適切かつ的確に切換えることができる半導体装置を得
ることができる。

【００３５】第４の発明によれば、フィルタ要素を構成
し互いに異なる抵抗特性を有する複数のトランジスタ手
段と、互いに直列接続されそれぞれ所定の遅延量を有す
る複数のインバータ手段と、前記複数のインバータ手段
のそれぞれの出力信号と半導体装置の入力信号とについ
て排他的論理和処理を行う処理手段とを備え、前記処理
手段の出力に応じて前記複数のトランジスタ手段を選択
的に切換えるようにしたので、フィルタ特性を適切かつ
的確に切換えることができる半導体装置を得ることがで
きる。

【００３６】第５の発明によれば、フィルタ要素を構成
し互いに異なるキャパシタンス特性を有する複数のキャ
パシタ手段と、互いに直列接続されそれぞれ所定の遅延
量を有する複数のインバータ手段と、前記複数のインバ
ータ手段のそれぞれの出力信号と半導体装置の入力信号
とについて排他的論理和処理を行う処理手段とを備え、
前記処理手段の出力に応じて前記複数のキャパシタ手段
を選択的に切換えるようにしたので、フィルタ特性を適
切かつ的確に切換えることができる半導体装置を得るこ
とができる。

【００３７】第６の発明によれば、フィルタ要素を構成
するトランジスタ手段と、互いに直列接続されそれぞれ
所定の遅延量を有する複数のインバータ手段と、前記複
数のインバータ手段のそれぞれの出力信号と半導体装置
の入力信号とについて排他的論理和処理を行う処理手段
とを備え、前記処理手段の出力に応じて前記トランジス
タ手段への印加電圧を制御し前記トランジスタ手段の抵
抗特性を切換えるようにしたので、フィルタ特性を適切
かつ的確に切換えることができる半導体装置を得ること
ができる。

【図面の簡単な説明】

【図１】 この発明による実施の形態１における構成を
示すブロック図である。

【図２】 この発明による実施の形態１におけるカウン
タの動作を示す波形図である。

【図３】 この発明による実施の形態２における構成を
示すブロック図である。

【図４】 この発明による実施の形態２における動作状
態を示す波形図である。

【図５】 この発明による実施の形態２における動作状
態を示す波形図である。

【図６】 この発明による実施の形態２における動作状
態を示す波形図である。

【図７】 この発明による実施の形態１および実施の形
態２におけるノイズフィルタ回路の構成を示す接続図で
ある。

【図８】 この発明による実施の形態１および実施の形
態２におけるノイズフィルタ回路の他の構成を示す接続
図である。

【図９】 この発明による実施の形態１および実施の形
態２におけるノイズフィルタ回路の更に他の構成を示す
接続図である。

【符号の説明】

１ カウンタ回路、２ セレクタ、３ 制御回路、４
内部クロック回路、５，５ａ，５ｂ，５ｃ キャパシ
タ、６，６ａ，６ｂ，６ｃ トランジスタ、Ｃ１，Ｃ
２，Ｃ３，Ｃｎ カウンタ、Ｎ１，Ｎｍ，…，Ｎｎ イ
ンバータ基本ユニット、Ｅ１，Ｅｍ，…，Ｅｎ Ｅｘ−
ＯＲ回路、Ｍ１，Ｍｍ，…，Ｍｎ コンパレータ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 フィルタ要素を構成し互いに異なる抵抗
   特性を有する複数のトランジスタ手段と、半導体装置の
   入力信号と独立な内部クロック信号により制御され入力
   信号に応じて所定期間カウント動作を行うとともに、カ
   ウント結果によるオーバーフローによりオーバーフロー
   信号を導出しそのオーバーフロー信号を次段のカウンタ
   に入力信号として印加する複数のカウンタ手段とを備
   え、前記複数のカウンタ手段のうち、どのカウンタ手段
   までオーバーフローしたかを検出する検出手段を設け、
   前記検出手段による検出結果により前記複数のトランジ
   スタ手段を選択的に切換えるようにしたことを特徴とす
   る半導体装置。
2. 【請求項２】 フィルタ要素を構成し互いに異なるキャ
   パシタンス特性を有する複数のキャパシタ手段と、半導
   体装置の入力信号と独立な内部クロック信号により制御
   され入力信号に応じて所定期間カウント動作を行うとと
   もに、カウント結果によるオーバーフローによりオーバ
   ーフロー信号を導出しそのオーバーフロー信号を次段の
   カウンタに入力信号として印加する複数のカウンタ手段
   とを備え、前記複数のカウンタ手段のうち、どのカウン
   タ手段までオーバーフローしたかを検出する検出手段を
   設け、前記検出手段による検出結果により前記複数のキ
   ャパシタ手段を選択的に切換えるようにしたことを特徴
   とする半導体装置。
3. 【請求項３】 フィルタ要素を構成するトランジスタ手
   段と、半導体装置の入力信号と独立な内部クロック信号
   により制御され入力信号に応じて所定期間カウント動作
   を行うとともに、カウント結果によるオーバーフローに
   よりオーバーフロー信号を導出しそのオーバーフロー信
   号を次段のカウンタに入力信号として印加する複数のカ
   ウンタ手段とを備え、前記複数のカウンタ手段のうち、
   どのカウンタ手段までオーバーフローしたかを検出する
   検出手段と、前記トランジスタ手段への印加電圧を制御
   する制御手段とを設け、前記検出手段による検出結果に
   より前記制御手段によって前記トランジスタ手段への印
   加電圧を制御し前記トランジスタ手段の抵抗特性を切換
   えるようにしたことを特徴とする半導体装置。
4. 【請求項４】 フィルタ要素を構成し互いに異なる抵抗
   特性を有する複数のトランジスタ手段と、互いに直列接
   続されそれぞれ所定の遅延量を有する複数のインバータ
   手段と、前記複数のインバータ手段のそれぞれの出力信
   号と半導体装置の入力信号とについて排他的論理和処理
   を行う処理手段とを備え、前記処理手段の出力に応じて
   前記複数のトランジスタ手段を選択的に切換えるように
   したことを特徴とする半導体装置。
5. 【請求項５】 フィルタ要素を構成し互いに異なるキャ
   パシタンス特性を有する複数のキャパシタ手段と、互い
   に直列接続されそれぞれ所定の遅延量を有する複数のイ
   ンバータ手段と、前記複数のインバータ手段のそれぞれ
   の出力信号と半導体装置の入力信号とについて排他的論
   理和処理を行う処理手段とを備え、前記処理手段の出力
   に応じて前記複数のキャパシタ手段を選択的に切換える
   ようにしたことを特徴とする半導体装置。
6. 【請求項６】 フィルタ要素を構成するトランジスタ手
   段と、互いに直列接続されそれぞれ所定の遅延量を有す
   る複数のインバータ手段と、前記複数のインバータ手段
   のそれぞれの出力信号と半導体装置の入力信号とについ
   て排他的論理和処理を行う処理手段とを備え、前記処理
   手段の出力に応じて前記トランジスタ手段への印加電圧
   を制御し前記トランジスタ手段の抵抗特性を切換えるよ
   うにしたことを特徴とする半導体装置。