JPS6330942A - マイクロプログラム走行履歴表示方式 - Google Patents

マイクロプログラム走行履歴表示方式

Info

Publication number
JPS6330942A
JPS6330942A JP61173624A JP17362486A JPS6330942A JP S6330942 A JPS6330942 A JP S6330942A JP 61173624 A JP61173624 A JP 61173624A JP 17362486 A JP17362486 A JP 17362486A JP S6330942 A JPS6330942 A JP S6330942A
Authority
JP
Japan
Prior art keywords
microprogram
memory
data
processing
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61173624A
Other languages
English (en)
Inventor
Isamu Yasui
勇 安井
Yoshinori Hachiya
蜂矢 良典
Toshiyuki Kawato
敏之 川戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61173624A priority Critical patent/JPS6330942A/ja
Publication of JPS6330942A publication Critical patent/JPS6330942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム走行履歴表示方式に係り、
特にマイクロプログラム制御装置の正常性確認等のため
に、マイクロプログラムの走行履歴が容易に調量できる
ようにしたマイクロプログラム走行履歴表示方式に関す
るものである。
〔従来の技術〕
従来のマイクロプログラム制御装置では、「電子計算機
の方式設計」(株)産報発行の第227頁乃至第229
頁に亘って記載された4、5.3項の「マイクロダイア
グノーシス」の項に記載されている如く主記憶装置を利
用する方法と書込み可能制御メモリを用いる方法とがあ
夛、これらは診断用のマイクロプログラムを主記憶装置
内に用意しておき逐次読出して実行したり、書込み可能
なマイクロプログラム格納メモリ(制御メモリ)に診断
用マイクロプログラムをロードしてきて実行するもので
ある。
〔発明が解決しようとする問題点〕
上記従来技術の主記憶装置格納方式では、前記文献に記
載されているように実時間で実行されない問題がある。
特にインタフェース装置のように相手装置との間で実時
間で診断動作を行わなければならない装置では、本方式
の採用は不可である。
また書込可能制御メモリ方式では、装置立上げ時にも本
来のマイクロプログラムのローディングが必要となる欠
点があった。本発明の目的は、上記従来技術の問題点を
解決し、また診断用のマイクロプログラムを別に用意す
ることなく、本来のマイクロプログラムの走行履歴を、
マイクロプログラム制御装置内のメモリに書き込んでお
き、このメモリ内容をタイプライタ等に打出すことによ
シ、オンライン動作状態での動作内容を容易に把握でき
るようにしたものである。
〔問題点を解決するための手段〕
本発明は上記目的を達成するために、マイクロプログラ
ムの処理する機能毎およびエラー処理毎に、その処理の
識別が可能なコードを割付け、マイクロプログラムが動
作する度に、マイクロプログラム制御装置内のメモリの
ロギングエリアに、このコードを書き込み、マイクロプ
ログラムの走行履歴を調査する場合、この内容をタイプ
ライタ等に打出すことによって可能とするものである0
〔作用〕 本発明のマイクロプログラム走行履歴表示方式は、マイ
クロプログラムの処理する機能毎およびエラー処理毎に
その処理の識別が可能なコードを上位装置からのWRI
TEコマンド受信時のマイクロプログラム処理には、例
えばJISC6220コード5731 = lを、RE
 ADコマンド受信時のマイクロプログラム処理には、
5231=R+を、イリーガルコマンド処理には、45
31 = E Iを、上位装置からのデータにパリティ
エラーすなわちBUSOUTパリティエラー処理には、
4552=E2、受信バッファの容量が不足した時のエ
ラー処理には455)=E5等のニードを割付け、マイ
クロプログラムが走行した時に、このコードをマイクロ
プログラム制御装置内のメモリのロギングエリアに、例
えば前記インタフェース装置では、受信バッファメモリ
の最大転送量のエリア外に設けたロギングエリアに頴次
書き込んでおき、前記マイクロプログラム制御装置の動
作解析時に、このロギングエリア内のメモリ内容をタイ
プライタ等に打出すことによって、マイクロプログラム
の走行履歴が把握でき、またエラー処理の内容が調査で
きるため障害解析に有効である。
〔実施例〕
第1図は、本発明の実施例を示すマイクロプログラム制
御のスレーブデータ処理装置である。第1図の動作はマ
スタデータ処理装置10とのデータ転送を行ない、デー
タ処理ユニット31とインタフェース装置41とで構成
する。データ処理ユニット31はマイクロプロセッサ方
式のデータ処理ユニットで中央制御ユニット(CPU)
300と、主記憶ユニット(MM ) 301 と、 
ダイレクトメモリアクセス制御ユニッ)(DMAC)3
02と2図示しない外部記憶ユニット及びコンンールユ
ニット等ヲ備え、これ等がデータバス603とアドレス
バス304とで接続されている。インタフェース装置4
1ハ、送信バックアメモリ(SBM)4000と、受信
バッファメモリIBM)4oo+と、制御部401と、
送信バッファメモリ用アドレスレジスタ(SAR)40
20と、受信バッファメモリ用アドレスレジスタ(RA
R)4021を備える。
制御部401はマイクロプログラム制御によるもので、
マイクロプログラムを格納する制御メモリ(CM)、1
otoと、マイクロプログラム命令レジスタ(CM工R
)4011と、命令デコーダ(DEC)4012と、シ
ーケンサ(sgq)4o+sと、テスト回路(T ST
 ) 4014と、演算回路(ALU ) 4015と
、演算及び制御用のレジスタ(REG)4016とを備
えている。演算回路4015の出力バスは前記アドレス
レジスタ4020及び4021に接続され。
アドレスレジスタ4020及び4021の出力が演算回
路4015の入力バスに接続されている。また、送信バ
ックアメモリ4000と受信バッファメモリ4001の
データについても演算回路4015の入力及び出力バス
に接続されている。
マスターデータ処理装置10からデータが送られてきた
時、マスターデータ処理装置10へ送信するデータがあ
る場合、本実施例のインタフェース装置31では、次の
様にしてマスターデータ処理装置から送られてきたデー
タを受信バッファメモリ4001 に格納すると同時に
主記憶ユニット501から送られてきたデータは送信バ
ッファメモリ4000に格納する。
制御部401の制御のもとで、制御バス22の制御によ
シマスターデータ処理装置10からデータバス21を介
して送信されてきたデータは受信バッファメモ1J40
0+に曹き込まれる。最初受信バッファメモリ用アドレ
スレジスタ4021の値は受信バッファメモリ4001
の先頭アドレスを示している為、最初に送られてきたデ
ータは受信バッファメモリ4001の先頭アドレスに書
き込まれる。以後、制御部4010制御によシ前記アド
レスレジスタ4021の内容は更新されていき、データ
バス21を介して送信されてくるデータは順次受信バッ
ファメモリ4001に書き込まれていく。データバス2
1を介して送信されてくるデータがなくなると、制御部
4]1は割込線500によって中央制御ユニット600
に受信バッファメモリ4001内データの読み取り指示
を出す。一方、データ処理ユニット51の主記憶装置3
01からダイレクトメモリアクセス制御ユニット602
の制御により、送信バッファメモ+74000にデータ
がアドレスバス604とデータバス306を介して送ら
れる。このデータは、最初、送信バッファメモリ用アド
レスレジスタ4020の値が送信バッファメモリ400
0の先頭アドレスを示しているため、最初に送られてき
たデータは送信バッファメモリ4000の先頭アドレス
に書き込まれる。
以後、制御部401の制御によシ前記アドレスレジスタ
4020の内容は更新されていき、データバス303を
介して送信されてくるデータは順次送信バッファメモリ
4000に書き込まれていく。
割込線500を介して受信バッファメモリ4001内デ
ータの読み取りを指示された中央制御ユニット300は
、主記憶ユニット301から送信バッファメモリ400
0へのデータ書き込みが完了した後、主記憶ユニット5
01に格納されているプログラムの制御によ)ダイレク
トメモリアクセス制御ユニット302を駆動し、受信バ
ッファメモリ用アドレスレジスタ4021のアドレスに
従って、受信バッファメモ1J400+内データを主記
憶ユニット301に読み取る。
送信バッファメモリ4000へのデータ書き込みが終了
した後は、制御部401は制御バス22を通してマスタ
ーデータ処理装置10に送信バッファメモ1J4000
内データの読み取シを指示し、マスターデータ処理装置
10はこれに応答して送信バッファメモ1J4000内
のデータを読み取る。この時、受信バッファメモリ40
01ヘマスターデータ処理装置10から送られてくるデ
ータが書き込まれている最中であれば、バス2がビジー
状態であるので。
中央制御ユニット300の制御によυ、先に受信バッフ
ァメモリ4001内データを主記憶ユニット301に読
み取ってから送信バッファメモリ4000内データをマ
スターデータ処理装置10に送信する。
第2図および第3図は本発明を実施した第1図のマイク
ロプログラムのフローチャート例である〇第2図は、上
位装置から送られてきたコマンドの分析処理で、イリー
ガルコマンド判定100で、コマンドが本装置にとって
イリーガルなものと判定するとフロー104でコード4
531をワークレジスタWK+に書キ込み、フロー10
5でバッファへWKlの内容を書き込む。WKlは、第
1図のREG4016の9ちの1つのレジスタである。
フロー+OSの詳細内容を第4図に示す。
フロー500で、レジスタCNTの内容をRAR402
1に移し、RBM内のロギングエリアアドレスを設定す
る。フロー501でWKl内のコード4531をRBM
へ書き込む。フロー502は、RBM内ロギングエリア
の最大アドレスBすなわちロギングエリア満杯のチェッ
クをする。ロギングエリアが満杯であれば、再びロギン
グエリアの先頭からロギングデータを書き込むためフロ
ー504でロギングエリアの先頭番地At−CN Tに
書き込む。フロー502で、CNTの値がBでなければ
1次のロギングのためにアドレス更新を行っておく。な
おCNTはREG4016の内の1つのレジスタである
RBQ4001の内容を第5図に示す。0番地から(A
−1)番地が1本来の機能であるデータ転送用のバッフ
ァエリアである。A番地からB番地間がロギングエリア
である。第2図のフロー+01でWRITEコマンドを
判定すると、フロー+06でコード5731をWKIに
設定し、フロー+07でバッファ書込み、すなわち第4
図の処理を笑行する。
以下READコマンド、5ENSBコマンドの処理も同
様である。
第3図は、WRITEコマンド時のマイクロプログラム
のフロー例で、フロー200でRAR402+の初期設
定をし、フロー201で受信回路を起動し上位装置から
のデータをR3M5O12への書き込む動作を実行する
。フロー202では、受信回路からの転送終了をチェッ
クし、転送終了を検知すると、70−203で上位装置
からのデータのパリティエラーの有無を、フロー204
で、上位装置からのデータ転送量が、RB M 4o0
1のデータ転送エリア以上のであったかを各々のチェッ
クする。チ□  工・ツク結果で、エラーであれば、各
々フロー205で4532=E2をWKIに、フロー2
07で4533=ESをWKlに設定し、フロー206
.208でバッファへの書き込みを実行する。
第5図に示すロギング内容例では、A番地600は57
31= W+でWRITEコマンド処理、A+1番地6
01は5254 =[(、でREAD コマンド処理、
A+2番地602は5711 =W、でWRITEコマ
ンド処理、A+3番地606は4552=EzでBUS
OUT パリティエラー処理が順次実行されたことが示
さnている◇RB M 4001のロギングエリアの内
容は、データ処理ユニツ)DPU3+に読み取シ第1図
には図示してないがバス303および303に接続され
たタイプライタ等の出力装置に例えば第5図の5711
=W、+ 、 5231 =R1+ 5731 =Wl
 オヨび4532=E2のようにマイクロプログラムの
実行順序に従って打ち出される。
〔発明の効果〕
本発明によれば、ロジック動作波形観測用測定器やマイ
クロプログラム用デバッカー等を用いることなく、又マ
イクロプログラム制御装置に特別な金物を付加すること
なく、マイクロプログラムの走行履歴をメモリのロギン
グエリアに格納することができ、マイクロプログラム制
御装置の障害解析等で有効な手段とすることができる。
本実施例では、インタフェース装置で説明したが通常の
マイクロプログラム制御装置にも特別な金物を付加する
ことなく実現可能である。本発明では、ロギング用のメ
モリエリアが必要となるが第5図に・ 示す様に本来必
要なメモリにロギングエリアを付加するだけであるので
容易に実現可能である。またマイクロプログラムのステ
ップ増加によシ処理速度低下が必配されるが、一般にイ
ンターフェース装置等のマイクロプログラム制御は、非
常に高速処理されるので、本来の機能への影響は考えな
くてよい。
【図面の簡単な説明】
第1図乃至第5図はいずれも本発明の一実施例を示すも
ので、第1図は本発明の一実施例を示すマイクロプログ
ラム制御のスレーブデータ処理装置のブロック図、第2
図〜第4図は第1図の装置のマイクロプログラムに実施
したフローチャート、第5図はマイクロプログラム走行
履歴が格納されたメモリの内容を説明する図である。 401・・・マイクロプログラム制御部、104.10
6゜108、110.205.207・・・走行履歴用
コード設定フロー、500〜504・・・走行履歴用コ
ードのメモリ書込みフロー。

Claims (1)

    【特許請求の範囲】
  1. 1、入出力用バッファメモリを有するマイクロプログラ
    ム制御のインターフェース装置において、マイクロプロ
    グラムの処理する機能毎およびエラー処理毎に、その処
    理の識別が可能なコードを割付け、マイクロプログラム
    が動作する度に、そのコードを前記入出力用バッファメ
    モリの特定エリアに書き込むことを特徴とするマイクロ
    プログラム走行履歴表示方式。
JP61173624A 1986-07-25 1986-07-25 マイクロプログラム走行履歴表示方式 Pending JPS6330942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61173624A JPS6330942A (ja) 1986-07-25 1986-07-25 マイクロプログラム走行履歴表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61173624A JPS6330942A (ja) 1986-07-25 1986-07-25 マイクロプログラム走行履歴表示方式

Publications (1)

Publication Number Publication Date
JPS6330942A true JPS6330942A (ja) 1988-02-09

Family

ID=15964060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61173624A Pending JPS6330942A (ja) 1986-07-25 1986-07-25 マイクロプログラム走行履歴表示方式

Country Status (1)

Country Link
JP (1) JPS6330942A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533034A (en) * 1976-06-29 1978-01-12 Fujitsu Ltd Channel hysteresis recording system
JPS54115036A (en) * 1978-02-28 1979-09-07 Nec Corp Control system for microprogram
JPS57153345A (en) * 1981-03-18 1982-09-21 Toshiba Corp Microprogram control system
JPS57191759A (en) * 1981-05-20 1982-11-25 Hitachi Ltd Microprogram tracing system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533034A (en) * 1976-06-29 1978-01-12 Fujitsu Ltd Channel hysteresis recording system
JPS54115036A (en) * 1978-02-28 1979-09-07 Nec Corp Control system for microprogram
JPS57153345A (en) * 1981-03-18 1982-09-21 Toshiba Corp Microprogram control system
JPS57191759A (en) * 1981-05-20 1982-11-25 Hitachi Ltd Microprogram tracing system

Similar Documents

Publication Publication Date Title
JPS59201154A (ja) 共同プロセツサによる命令の実行を調整する方法および装置
US5129065A (en) Apparatus and methods for interface register handshake for controlling devices
JPS6097458A (ja) デ−タ転送装置
JP2807010B2 (ja) ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法
US4814977A (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
JPS6330942A (ja) マイクロプログラム走行履歴表示方式
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JPH0981533A (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
JPS61260338A (ja) メモリダンプ方式
KR0129793B1 (ko) 태그 비트를 사용한 메모리 엑세스 장치 및 방법
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JP2635637B2 (ja) システム内メモリの試験装置
JPS61217840A (ja) 組込みマイクロコンピユ−タの開発装置
JPS609294B2 (ja) 電子計算機におけるトレ−ス方式
JPH02110744A (ja) 情報処理装置
JPS581249A (ja) エラ−割込み方式
JPH0467215B2 (ja)
JPH04127348A (ja) 共通メモリアクセストレース方式
JP2657947B2 (ja) データ処理装置
JPS6042496B2 (ja) パリテイエラ−処理方式
JPH0635760A (ja) トレース機能付バッファ装置
JPH0282323A (ja) ディジタルシグナルプロセッサのデバッグ方式
JPH04348437A (ja) デバッグ装置
JPS62192824A (ja) 処理装置アクセス方式
JPS6238947A (ja) プロセツサユニツトの診断方法