JPS581249A

JPS581249A - エラ−割込み方式

Info

Publication number: JPS581249A
Application number: JP56098380A
Authority: JP
Inventors: Masahito Hihara; 日原　正仁; Tatsuo Okada; 辰夫岡田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1981-06-26
Filing date: 1981-06-26
Publication date: 1983-01-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、エラー割込み方式に関し、特にマイクロプロ
グラム制御方式のチャネル装置およびサービス・ゾロセ
サ勢を具備する計算機システムにおけるエラー割込み方
式に関する・一般に、中央処理装置と各種入出力装置とのインタフェ
ースの機能を有するチャ杢ル装置の内特に！イクロデロ
グラム制御方式のチャネル装置自体におけるエラーとし
ては例えばマイクロプログラムを格納している制御メモ
リのメモリエラーまえは各種Ｖジスメの動作エラー勢が
ある。また、チャネル装置にこのようなエラーが発生し
た場合のエラー処理は、チャネル装置内部のエラー検出
回路によシェラ−を検出し、マイクロプログラムによシ
ェラ−の内容を示すエラーステータス情報の作成、各レ
ジスタ勢のエラー四ギンダおよび中央処理装置にエラー
である旨およびエラー自答を通知するためのエラー割込
み等の制御を行なう。

しかし、マイクロプログラムを格納する制御メモリのメ
モリエラーすなわちノダリティエラー等が発生すると以
後の動作が保証されない場合があ）、上述のエラー処理
が適確に行なわれるとは限られず、また／量りティエラ
ー発生後もマイクロゾログラムの処理を続行すると計算
機システム全体のシステムダウンを招くことがある。

従来、このような不都合を防止するため例えば制御メモ
リに誤シ訂正コード（ＥＣＣ）を付加するかあるいは制
御メモリを２重化する等の方法が考えられている。しか
しながら、これらの方法はいずれもハードウェアの増加
を招き、計算機システムの価格が上昇するという不都合
があった。を九、別の方法として、計算機システムを監
視するサービス・プロセサによって各チャネル装置を走
査してチャネル装置のエラーを発見し、エラー情報の収
集後、計算機システムから該チャネル装置を論理的に切
り離す方法がある。しかし、この方法はチャネル装置を
計算機システムから切シ離すため実行中の入出力命令の
終了を中央処理装置に知らせる割込みがなくなシ計算機
システムがハング状１１（割込み待ちの状態）となシ他
の処理ができなく々る。その丸めサービス・プロセサと
中央処理装置間に個別インタフェースを設はサービス・
プーロセサから中央処理装置に強制割込みによってチャ
ネル装置のエラーを通知する方法を併用する必用がアシ
、ハードウェアの増加および計算機システムの価格の上
昇を招くという不都合があった。

本発明の目的は、前述の従来形における問題点にかんが
み、計−機システムにおけるエラー割込み方式において
、サービス・プｏａｔの制御によりチャネル装置から中
央処理装置にエラー割込みをかけるという構想にもとづ
き、ハードウェア量の増大および計算機システムの価格
の上昇を招くことなくチャネル装置から中央処理装置へ
のエラー割込みを可能にし、計算機システムの信頼性を
向上させることにある。

本発明は、中央処理装置、チャネル装置およびサービス
・ｆ−七すを具備しかつ鋏チ◆ネル装置と皺サービス・
プロセサとの間に設けられたデータ転送手段を備える計
算機システムにおけるエラー割込み方式において、該チ
ャネル装置に強制割込み処理部と、紋チャネル装置にエ
ラーが発生するとクロックを停止する手段と、クロック
停止表示手段とを設け、該サービス・プロセサは該クロ
ック停止表示手段からのクロック停止表示を検出すると
該チャネル装置のロインダ情報を収集する手段と、収集
し九該ロギング情報の内容を解析する手段と、骸解析の
結果にもとづき該チャネル装置をイニシャライズする手
段と、該解析の結果にもとづき該チャネル装置にマイク
ロプログラムをローディングする手段と、該チャネル装
置の上記強制割込み処理部を起動する手段とを設け、誼
チャネル装置は起動され丸上記強制割込み処理部の制御
にもとづき核中央処理装置にエラー割込みを行なうこと
を４１黴とする。

以下図面を用いて本発明の詳細な説明する。

第１図は本発明の方式を実施するための計算機システム
を示し、該計算機システムは中央処理装置１、主記憶装
置２、チャネル装置３１　ｔ３ｓｔ・・・。

３　、サービス・プロセサ４、カードリーダ５およびラ
インプリンタ６等を具備する。

第１図の計算機システ喀において、通常の入出力動作は
例えは中央処理装置１からのカード読取指令によシチャ
ネル装置３１がカードリーダ５を制御しカードデータの
読取りを行なう、カードデータはカードリーダ５からチ
ャネル３１を介して主記憶装置２内の所定領域に直接読
込まれる。カードデータの読取）が終了するとチャネル
装置３１が中央処理装置１に割込みを行表い読取りが終
了したことを通知する。他のチャネル３ｍ　、・・・０
３ｍに接続された図示しない入出力装置との入出力動作
も同様に、中央処理装置１から対応のチャネル装置を介
する入出力指令によって開始され、チャネル装置から中
央処理装置１への割込みによって終了する。

上述の計算機システムにおいて、各々のチャネルＭｔ３
１　＊３１　＃・−，３，とサービス・プロセサ４との
間にはそれぞれデータ転送手段が設けられており、サー
ビス・プロセサ４は各チャネル装置３１　＋３鵞ｓ・・
・、３．を順次走査して各チャネル装置のエラーを監視
している。いずれかのチャネルにエラーがあるとサービ
ス・プロセサ４はそのエラーの内容を解析し、必要なエ
ラー回復処理を行なうが、エラー回復が不可能な場合等
は中央処理装置１にエラーである旨およびエラー内容等
のチャネルの状態を通知するためエラーチャネルの強制
割込み処理部を起動してエラーチャネルから中央処理装
置１にエラー割込みをかけさせる。

第２図は、サービス・プロセサ４および１つのチャネル
装置、１例としてチャネル装置３にの構成の詳細を示す
、同図において、チャネル装置３１はマイクロプログラ
ムを記憶する制御メモリ３０、制御メモリ３０のアドレ
スを指示するアドレスレジスタ３２、マイクロ命令を実
行するオペレージ■ン・レジスタ３３、入出力装置との
インタフェースの役目を果す外部レジスタ３４およびエ
ラー検出回路３５を具備する。ｔた、制御メモリ３０内
には正常時の入出力動作を行なう正常処理部３０１、チ
ャネ・ル装置３１のイニシャル・ロード等の初期設定を
行なうチャネル・イニシャライズ処理部３０２および中
央処理装置に割込みを行なう強制割込み処理部３０３等
がマイクロプログラムの形で設けられている。

サービス・プロセサ４内には、正常時における各チャネ
ル装置の走査等を行なう正常処理部４０、チャネル装置
のクロック停止表示を検出するクロック停止表示検出処
理部４１．チャネル装置のロギング情報を収集するロギ
ング情報収集処理部４２、ロギング情報解析処理部４３
、マイクロプログラムロード処理部４４およびチャネル
起動処理部４５が設けられている。また、チャネル起動
処理部４５はチャネルイニシャライズ判断部４５１およ
び強制割込み判断部４５２勢を具備する。

第２図の構成において、チャネル３１のエラー検出回路
３５でオペレージ曹ン・レジスタ３３に転送され先制質
メモＩＪ　３０ｆたは外部レジスタ３４等からのデーＩ
にパリティエラー等があることが検出されると、チャネ
ル装置３１はクロックを停止するとともにサービス・プ
ロセサ４に対してクロックが停止した旨の通知即ちクロ
ック停止表示ａを行なう。サービス・プロセサ４は常時
各チャネル装置のクロック停止表示を監視しておシ、例
えばチャネル装置３１のクロック停止表示があるとクロ
ック停止表示検出処理部４１によシｐギング情報収集処
理部４２を起動し、チャネル装置３１の各種レジスタ、
例えばオペレージ璽ンレジスメ３３および外部レジスタ
３４等、の内容等のロギング情報を収集する。ロギング
情報の収集が完了するとロギング情報解析処理部４３に
よって鋏ロギング情報の内容を解析してエラーの内容等
を判別する。ロギング情報の内容の解析の結果、チャネ
ル装置３ｔのオペレージ璽ン・レジスタ３３等のレジス
タ類にエラーがあった場合は、チャネル起動処理部４５
が起動されイニシャライズ判断部４５１及び強制割込み
判断部４５２によ広チャネル装置３１内のチャネルイニ
シャライズ処理部３０２単独か、チャネルイニシャライ
ズ処理部３０２と強制割込み処理部３０３の両方を起動
する処理が行なわれる。また解析の結果、チャネル装置
３！の制御メモリ３０のメモリエラー等によシマイクロ
プログラムにエラーがあった場合は、マイクロプログラ
ムロード処理部４４が起動され、チャネル装置３１の制
御メモリ３０にマイクロプログラムが一一ドし直され、
さらに上記、チャネル起動処理部４５が起動され上記同
様の処理が行なわれる。これによシ、チャネル装置３１
はチャネルイニシャライズ処理部３０２によシ各レジス
タのクリア及び初期設定を行ない、さらに、強制割込み
処理部３０３の実行を指示されていれば、中央処理装置
に対する割込みの処理を実行する。

指示されていなければ、中央処理装置から入出力指令が
発行されるのを待つ、上記により、強制割込み処理部３
０３は中央処理装置１（第１図）に対してエラー割込み
をかけ、チャネルの状態を示す情報すが送られる。中央
処理装置は仁のエラー割込みによシ次になすべき処理を
決定することができる。

したがって、本発明の方式は次のような利点を有する。

（１）　　チャネル装置にハードウェア・エラーがあっ
ても必ずチャネルの状態を中央処理装置に知らせる手段
を有するため、工２−があっても何回かカードを読ませ
る郷のエラー再試行は中央処理装置ｌにおけるθＢ（オ
ペレーティング・システム）によって管理でき、また中
央処理装置１がチャネル装置に対して出したコマンドが
正常に実行されたかどうかを知るための時間監視をする
必要がなくなる。

（２）時間監視によってエラーを検出せずチャネル装置
からのエラー割込みによってハードエラーの通知が行な
われるから、中央処理装置１がチャネル装置のエラーを
検出する時間が短縮できる。

（３）制御メモリ３０を２重化したシ各ｉイクロ命令コ
ードにＷＡｎ訂正コード（ＦＣＣ）等を付加する必要が
ないから、ハードウェアをあまシ増加することなくエラ
ー回復を実現することができる。

このように、本発明によればハードウェア量の大幅な増
大および計算機システムの価格の大幅な上昇を招くこと
なく、チャネル装置のエラー回復を適確に行なうことが
できる。

【図面の簡単な説明】

第１図は、本発明の方式を実施するための計算機システ
ムの１例を示すブロック回路図、そして第２図は、第１
図のシステムにおけるチャネル装置およびサービス・プ
ロセサの構成を示すブロック回路図である。１・・・中央処理装置、２・・・主記憶装置、３１ｙ３
１ｙ・・・、３！Ｉ・・・チャネル装置、４・・・サー
ビス・プロセサ、５・・・カードリー〆、６・・・ライ
ングリンメ、７・・・データ転送手段、３０・・・制御
メモ’Ｊ、３０１・・・正常処理部、３ｏ２・・・チャ
ネルイニシャライズ処理部、３０３・・・強制割込み処
理部、３２・・・アドレス・レジスタ、３３−・・オペ
レージ冒ン・レジスタ、３４・・・外部レジスタ、３５
−・・エラー検出回路、４ｏ・・・正常処理部、４１・
・・クロック停止表示検出処理部、４２・・・ロギング
情報収集処理部、４３・・・ロギング情報解析処理部、
４４−・マイクロプログラムロード処理部、４５−・チ
ャネル起動処理部、４５１−・イニシャライズ判断部、
４５２・・・強制割込み判断部・特許出願人富士通株式会社特許出願代理人弁理士　青　木　　　朗弁理士　山　口　昭　之第１図 −

Claims

【特許請求の範囲】

１、中央処理装置、チャネル装置およびサービス・プロ
セサを具備しかつ該チャネル装置と咳サービス・プロセ
サとの間に設けられたデー！転送手段を備える計算機シ
ステムにおけるエラー割込み方式において、該チャネル
装置に強制割込み処理部と、該チャネル装置にエラーが
発生するとクロックを停止する手段と、クロック停止表
示手段とを設け、骸サービス・グロセサ祉皺クロック停
止表示手段からのクロック停止表示を検出すると該チャ
ネル装置のロギング情報を収集する手段と、収集した該
ロギング情報の内容を解析する手段と、咳解析の結果に
もとづき骸チャネル装置をイニシャライズする手段と、
鋏解析の結果にもとづき該チャネル装置にマイクロプロ
グラムをローディングする手段と、該チャネル装置の上
記強制割込み処理部を起動する手段とを設け、踪チャネ
ル装置は起動された上記強制割込み処理部の制御にもと
づき該中央処理装置にエラー割込みを行なうことを特徴
とするエラー割込み方式。