JPS63306738A - ル−プ式デ−タ伝送方式 - Google Patents

ル−プ式デ−タ伝送方式

Info

Publication number
JPS63306738A
JPS63306738A JP14352387A JP14352387A JPS63306738A JP S63306738 A JPS63306738 A JP S63306738A JP 14352387 A JP14352387 A JP 14352387A JP 14352387 A JP14352387 A JP 14352387A JP S63306738 A JPS63306738 A JP S63306738A
Authority
JP
Japan
Prior art keywords
data
frame
circuit
transmission
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14352387A
Other languages
English (en)
Other versions
JPH0793631B2 (ja
Inventor
Yoshihiko Hasegawa
長谷川 嘉▲彦▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14352387A priority Critical patent/JPH0793631B2/ja
Publication of JPS63306738A publication Critical patent/JPS63306738A/ja
Publication of JPH0793631B2 publication Critical patent/JPH0793631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はループ式データの伝送方式に関し、特I/Ct
x送路のフレームフォーマットから決定される最小デー
タ伝送速度よシも低速のデータ伝送方式に関する。
(従来の技術) 従来、伝送路のフレームフォーマットで決定される最小
のデータ伝送速度より低速のデータを伝送するループ式
データ伝送方式では、多点サンプリング方式により最小
データ伝送速度以上のデータにフォーマットを変換し、
第3図に示すように数ビットづつに分割してフレームご
とにデータを伝送していた。第8図において、Fはフレ
ーム同期分示す記号である。
(発明が解決しようとする問題点) 上述した従来のデータ伝送方式は、多点サンプリング方
式であるので、実際のデータ伝送速度の5倍以上の伝送
速度を採用するので、伝送帯域を余分に使う必要がある
という欠点がある。
本発明の目的は、複数のデータ伝送装置をループ状伝送
路で接続するループ式サイクリックディジタルデータ伝
送路と接続された前記データ伝送装置に、受信データク
ロック抽出回路および受信データフレーム同期回路を備
え、フレーム番号と同期したサブチャネル番号と端末装
置からの送信データとを所定のサブチャネルに挿入し、
サブチャネル番号を監視し、該当サブチャネル番号のデ
ータを分岐してから受信データを端末装置へ送出するこ
とにより上記欠点を除去し、余分な伝達帯域を使う必要
のないように構成したループ式データ伝送方式を提供す
ることKある。
(問題点を解決するための手段) 本発明によるループ式データ伝送方式は、伝送フレーム
フォーマット生成回路と、フレーム番号生成回路と、受
信データフレーム同期回路と、受信データフレームバッ
ファメモリ回路と、信号挿入回路と、受信データクロッ
ク抽出回路と、分岐/挿入回路とを具備して成立つデー
タ伝送装置を複数台ループ状に伝送線路で接続して構成
したものである。
伝送フレームフォーマット生成回路は、マスタクロック
によシ同期ビットを含む伝送フレームフォーマットを生
成するためのものである。
フレーム番号生成回路は、伝送フレームフォーマット生
成回路の出力によりフレーム番号を生成するためのもの
である。
受信データフレーム同期回路は、他装置から受信された
データフレームに従ってフレーム同期を判定して同期を
確立する九めのものである。
受48データフレームバッファメモリ回路は、伝送フレ
ームフォーマット生成回路の出力、受信データフレーム
同期回路の出力、あるいは他装置からのデータを一時的
に格納するためのものである。
信号挿入回路は、伝送フレームフォーマット生成回路の
同期ビット信号、フレーム番号生成回路のフレーム番号
信号、および受信データを多重化して外部へ送出するた
めのものである。
受信データクロック抽出回路は、他装置からのデータか
らクロックを抽出するためのものである。
分岐/挿入回路は、フレーム番号に同期したサブチャネ
ル番号、および送信データを所定のチャネルへ挿入し、
サブチャネル番号を監視し、該当サブチャネル番号のデ
ータを分岐して受信データを外部へ送出するためのもの
である。
(実施例) 次に、本発明について図面?参照して説明する。
第1図は、本発明によるループ式データ伝送方式の一実
施例?示すブロック図である。
第1図において、1は親局となるデータ伝送装置、2〜
4はそれぞれ子局となるデータ伝送装置、Sはマスタク
ロック発生回路、8は伝送フレームフォーマット生成回
路、7はフレーム番号生成回路、8は受信データフレー
ム同期回路、9は受信データフレームバッファメモリ回
路、10は信号挿入口路、11は受信データクロック抽
出回路、12は受信データフレーム同期回路、13は分
岐/挿入回路、14はデータ伝送路である。
111図において、親局となるデータ伝送装置1と子局
となるデータ伝送袋R2〜4とでループ式データ伝送路
を構成し、親局となるデータ伝送装置t1はマスタクロ
ック発生回路Sから出力されるクロック信号を用いて、
データ伝送路14から入力されるデータを受信データフ
レーム同期回路8で同期判定してから受信データフレー
ムバッファメモリ回路9の所定アドレスに蓄積する。
そこで、伝送フレーム7オーマツト生成回路6からのタ
イミング信号に同期して所定アドレスに蓄積したデータ
を読出し、さらに伝送フレームフォーマット生成回路6
からの同期ビット信号(F)と、フレーム番号生成回路
フからのフレーム番号信号と受信データフレームバッフ
ァメモリ回路9の出力とを信号挿入回路10で多重化し
、データ伝送路14へ出力する。
子局となるデータ伝送装置2〜4は、受信データクロッ
ク抽出回路11でデータ伝送路14の受信データからク
ロックを取出し、受信データフレーム同期回路12で同
期判定して、タイミング信号を分岐/挿入回路13へ送
出する。そこで、分岐/挿入回路13では親局となるデ
ータ伝送装置のフレーム番号生成回路7によって付加さ
れ九7レーム番号信号(No)と自局の設定番号とが一
致するフレームに接続する端末装置からのデータと、フ
レーム番号と同じ値のサブチャネル番号とを挿入する。
また、受信データのなかからサブチャネル番号が自局の
設定番号と同じデータだけを分岐し、接続されるべき端
末装置へデータを送出する。
次に、第2図のタイムチャートを参照して本発明の詳細
な説明する。
第2図は、データ伝送装?!1〜4のデータ伝送線路1
4への出力データを示し、■〜■はそれぞれ時間系列の
順序シーケンスを示す。!2図において、親局となるデ
ータ伝送装置1はサイクリックにフレーム番号÷1〜÷
4のフレームを送出し、子局となるデータ伝送装置2で
フレーム番号◆1のフレームにサブチャネル番号+1と
データAとを挿入する。一方、子局となるデータ伝送装
置3では中継のみを行うこととし、子局となるデータ伝
送装置4ではサブチャネル番号÷1を判定してデータA
を分岐し、フレーム番号÷1のフレームにデータBとサ
ブチャネル÷1とを付加して返信する。
子局となるデータ伝送装置4から返信されたデータは、
親局となるデータ伝送装置1で受信データフレームバッ
ファメモリ回路Sによる伝送遅延補正を受け、サブチャ
ネル番号と一致しない新たなフレーム番号を付加する。
子局となるデータ伝送装置2では受信データのなかから
サブチャネル番号+1を判定し、データBを分岐する。
(発明の効果) 以上説明したように本発明は、フレームに番号を付加し
、さらに送信データにフレーム番号と同じサブチャネル
番号を付加することKより、ループ式データ伝送におけ
る伝送遅延補正後のフレーム番号の更新とは無関係に、
サブチャネル番号に複数フレームごとに1回でデータを
伝送することカテキ、フレームフォーマットで決定され
る最小データ伝送速度の整数分の1の伝送帯域に分割で
きるので、効率的に回線の多重数を増加させろことがで
きるという効果がある。
【図面の簡単な説明】
第1図は、本発明によるループ式データ伝送方式の一実
施例を示すブロック図である。 第2図は、第1図のデータ伝送を示すタイムチャートで
ある。 第3図は、従来技術によるデータ伝送を示すタイムチャ
ートである。 1〜4・・・データ伝送装置 S00.マスタクロック発生回路 6・・・伝送フレームフォーマット生成回路7・・・フ
レーム番号生成回路 8・・・受信データフレーム同期回路 9−命・受信データフレームバッファメモリ回路 10・・・信号挿入回路 11・・・受信データクロック抽出回路12・・・受信
データフレーム同期回路13・Φ・分岐/挿入回路 14・・・データ伝送路 F・・・・同期ビット信号 ÷1〜÷4・・Φフレーム番号

Claims (1)

    【特許請求の範囲】
  1. マスタクロックにより同期ビット信号を含む伝送フレー
    ムフォーマットを生成するための伝送フレームフォーマ
    ット生成回路と、伝送フレームフォーマット生成回路の
    出力によりフレーム番号を生成するためのフレーム番号
    生成回路と、他装置から受信されたデータフレームに従
    つてフレーム同期を判定して同期を確立するための受信
    データフレーム同期回路と、前記伝送フレームフォーマ
    ット生成回路の出力、前記受信データフレーム同期回路
    の出力、あるいは他装置からのデータを一時的に格納す
    るための受信データフレームバッファメモリ回路と、前
    記伝送フレームフォーマット生成回路の同期ビット信号
    、前記フレーム番号生成回路のフレーム番号信号、及び
    前記受信データを多重化して外部へ送出するための信号
    挿入回路と、前記他装置からのデータからクロックを抽
    出するための受信データクロック抽出回路と、前記フレ
    ーム番号に同期したサブチャネル番号および送信データ
    を所定のチャネルへ挿入し、前記サブチャネル番号を監
    視し、該当サブチャネル番号のデータを分岐して前記受
    信データを前記外部へ送出するための分岐/挿入回路と
    を具備して成立つデータ伝送装置を複数台ループ状に伝
    送線路で接続して構成したことを特徴とするループ式デ
    ータ伝送方式。
JP14352387A 1987-06-09 1987-06-09 ル−プ式デ−タ伝送方式 Expired - Lifetime JPH0793631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14352387A JPH0793631B2 (ja) 1987-06-09 1987-06-09 ル−プ式デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14352387A JPH0793631B2 (ja) 1987-06-09 1987-06-09 ル−プ式デ−タ伝送方式

Publications (2)

Publication Number Publication Date
JPS63306738A true JPS63306738A (ja) 1988-12-14
JPH0793631B2 JPH0793631B2 (ja) 1995-10-09

Family

ID=15340719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14352387A Expired - Lifetime JPH0793631B2 (ja) 1987-06-09 1987-06-09 ル−プ式デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPH0793631B2 (ja)

Also Published As

Publication number Publication date
JPH0793631B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
EP0216456A2 (en) Multiplex structure
US7362779B1 (en) Transmission of data frames as a plurality of subframes over a plurality of channels
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
JP3131863B2 (ja) データ速度変換装置
EP0543327A1 (en) A synchronous optical multiplexing system
JPH0113663B2 (ja)
JPS63306738A (ja) ル−プ式デ−タ伝送方式
JP3246423B2 (ja) 網同期装置
JP2659192B2 (ja) ループ式データ伝送方式
JP2689508B2 (ja) デイジタル保護継電システムの多重情報伝送処理装置
JPH08265286A (ja) 同期信号源選択方式
JP3158758B2 (ja) 端末アダプタ装置とデータ伝送方法
JP3189057B2 (ja) キャリアリレー信号伝送方法および装置
KR100263383B1 (ko) 광 가입자 전송장치에 있어서의 분기/결합 장치
KR100263382B1 (ko) 광 가입자 전송장치에 있어서의 tsi기능을 위한 tu 포인터및 au 포인터 정렬 장치
JPH0315868B2 (ja)
JP2545538B2 (ja) 時分割多重化伝送方法
JPH02119347A (ja) ループ形データ伝送方式
JP2976732B2 (ja) 同期光多重化装置
JP2669844B2 (ja) 多重アクセス制御方式
JP2557823B2 (ja) 多重化通信方式
KR0154564B1 (ko) 광케이블텔레비젼망의 가입자 단말장치용 다중/역다중화장치
JPS6251851A (ja) デ−タリンクビツト通信システム
JP2697232B2 (ja) 時分割多重化装置
JPH01132237A (ja) データ多重化通信方式