JPS63305501A - 基板に抵抗回路を形成する方法 - Google Patents

基板に抵抗回路を形成する方法

Info

Publication number
JPS63305501A
JPS63305501A JP62142075A JP14207587A JPS63305501A JP S63305501 A JPS63305501 A JP S63305501A JP 62142075 A JP62142075 A JP 62142075A JP 14207587 A JP14207587 A JP 14207587A JP S63305501 A JPS63305501 A JP S63305501A
Authority
JP
Japan
Prior art keywords
circuit
resistance
substrate
resistor
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62142075A
Other languages
English (en)
Other versions
JPH0766883B2 (ja
Inventor
Sandai Iwasa
山大 岩佐
Isao Morooka
功 師岡
Yoichi Oba
洋一 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Research Laboratory Co Ltd
Original Assignee
Asahi Chemical Research Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Research Laboratory Co Ltd filed Critical Asahi Chemical Research Laboratory Co Ltd
Priority to JP62142075A priority Critical patent/JPH0766883B2/ja
Publication of JPS63305501A publication Critical patent/JPS63305501A/ja
Publication of JPH0766883B2 publication Critical patent/JPH0766883B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、基板に抵抗回路を形成する方法に係り、特に
抵抗素子支持基板を絶縁被膜で形成し、その上に予め形
成された抵抗素子をプリント配線基板やハイブリッド回
路基板等の基板に抵抗素子支持基板ごと切り取って張り
付けて絶縁被膜付きの抵抗回路を形成することにより、
高精度で信頼性が高く、高密度実装が可能で、実装の効
率化を可能とし得、しかも安価な抵抗回路を形成する方
法に関する。
従来技術 従来、銅張積層基板に抵抗回路を形成するには、リード
線付きの抵抗器又はチップ型の抵抗器を銅箔回路に半田
付けする方法が採用されていた。
このため完成品としての基板の厚さが大きくなるばかり
でなく、抵抗器の取付けや半田付は作業に多くの工数が
かかり、また抵抗器自体のコストもかなり高いため、抵
抗回路を含むプリント配線基板が高価となる欠点があっ
た。またこのような従来例によると、プリント配線基板
の実装密度が低く、軽量化、製造工程の省力化も極めて
困難であり、半田付は作業が不可欠のため、誤配線や抵
抗器の挿入ミスが生ずるおそれがあった。
また従来、銅箔を用いたプリント基板においては、そこ
に形成される導電回路がある程度以上複雑となると、該
導電回路のある部分と他の部分と゛ を電気的に接続す
る必要性が生ずるが、従来技術ではプリント基板の片面
に2層以上の導電回路を工業的に形成することは困難で
あったので、このような必要性がある場合には、プリン
ト基板の両面を用い、該両面に形成された銅箔エツチン
グ回路をスルホールを用いて電気的に接続したいわゆる
両面スルホール基板を用いるのが主流であった。
しかし、この両面スルホール基板によると、基板の両面
に銅箔を張り、かつエツチング加工を施し、なおかつN
C装置等を用いて多数の穴あけ加工を行わなければなら
ないため、材料費、製造費が多くかかり、生産性が悪い
という欠点があった。
これらの欠点を解消すべく本願出願人は、銅箔又は銅導
電ペースト等により形成された導電回路に抵抗ぺ°−ス
トを塗布して硬化させて基板に抵抗回路を形成する方法
を多年にわたり研究し、その実用化に成功した。これに
よって両面スルホール基板を用いないでも基板の両面に
夫々2層以上の抵抗回路を含む導電回路を工業的に形成
することができるようになった(例えば特願昭61−5
643 )。
しかしこの方法によってもなお抵抗回路の精度の向上が
困難であったり、信頼性にも改良の余地があり、また実
装密度及び実装効率の点でも不十分な点が残されていた
。また完成した抵抗回路を保護し、又はこのに積層され
る他の回路と絶縁するためには、該抵抗回路に別工程と
して絶縁塗料を塗布して硬化させる必要があり、より多
くの工数がかかるという不具合があった。
目  的 本発明は、上記した従来技術の欠点を除くためになされ
たものであって、その目的とするところは、回路基板と
は別体の抵抗素子支持基板を絶縁被膜で形成し、該抵抗
素子支持基板に単位抵抗素子を構成すべき抵抗ペースト
をパターン印刷して硬化させて該単位抵抗素子を形成し
、これを単位抵抗素子を下側にして導電回路が形成され
た回路基板に圧着して単位抵抗素子の部分を抵抗素子支
持基板ごと切り取って導電回路に導電性接着剤を介して
張り付け、回路基板上に表面が絶縁被膜で覆われた抵抗
回路を形成することにより、抵抗ペーストの長さ、幅及
び厚さ等の電気抵抗値を決定する要因を抵抗素子支持基
板上で十分に調整して均一な特性の複数の単位抵抗素子
を回路基板上の導電回路に張り付けることで抵抗回路が
形成できるようにすることであり、またこれによって抵
抗素子の高精度化、高信願性化を図ると共に、抵抗回路
の高密度実装と実装効率の向上とを同時に達成し、また
抵抗回路のコストを低減させることである。また他の目
的は、抵抗素子支持基板自体を絶縁被膜で形成すること
によって、抵抗回路の完成と同時にその表面に絶縁被膜
が形成されるようにし、工数の削減を図ることである。
また他の目的は、抵抗素子基板を絶縁被膜で形成し、該
抵抗素子支持基板の全面に抵抗ペーストを印刷して硬化
させて抵抗素子を形成し、これを抵抗素子を下側にして
導電回路が形成された回路基板に対して所定電気抵抗値
の抵抗素子の形状に合わせたカッタ兼用の押圧部材によ
り押圧して回路基板に圧着し、該押圧部材により押圧さ
れた部分のみの抵抗ペーストを抵抗素子支持基板ごと切
り取って導電回路に導電性接着剤を介して張り付けるこ
とにより、抵抗ペーストの印刷の際には厚さだけを管理
すればよいようにして印刷を非常に容易なものとし、か
なりの精度を保有しながら、特に絶縁被膜付きの抵抗回
路の形成に際しての実装効率を大幅に向上させることで
ある。
更に他の目的は、抵抗素子支持基板を絶縁被膜で形成し
、該絶縁被膜の上に複数の電極間に抵抗ペーストが塗布
されて硬化した抵抗素子を形成し、該抵抗素子をトリミ
ングしながら電気抵抗値を測定して該電気抵抗値を調整
し、これを抵抗素子を下側にして導電回路が形成された
回路基板に圧着し、抵抗素子及び電極を抵抗素子支持基
板ごと切り取って導電回路に導電性接着剤を介して張り
付けることによって、抵抗ペーストの印刷に際しては高
精度を必要とせず、しかも仕上り状態の抵抗素子の電気
抵抗値を極めて高精度とすると共に、絶縁被膜付き抵抗
回路の信頼性を向上させることである。
構成 要するに本発明(特定発明)は、抵抗素子支持基板を絶
縁被膜で形成し、該抵抗素子支持基板に単位抵抗素子を
構成すべき抵抗ペーストをパターン印刷して硬化させて
該単位抵抗素子を形成し、一方回路基板には導電回路を
形成しておき、前記抵抗素子支持基板を前記単位抵抗素
子を下側にしてその上を押圧部材により押圧して前記回
路基板に対して圧着し、前記単位抵抗素子の部分を前記
抵抗素子支持基板ごと切り取って前記導電回路に導電性
接着剤を介して張り付け、該回路基板上に表面が前記絶
縁被膜で覆われた抵抗回路を形成することを特徴とする
ものである。
また本発明(第2発明)は、抵抗素子支持基板を絶縁被
膜で形成し、該抵抗素子支持基板の全面に抵抗ペースト
を印刷して硬化させて抵抗素子を形成し、一方回路基板
には導電回路を構成しておき、前記抵抗素子支持基板を
前記抵抗素子を下側にしてその上を所定電気抵抗値の抵
抗ペーストの形状に合わせたカッタ兼用の押圧部材によ
り押圧して前記回路基板に対して圧着し、該押圧部材に
より押圧された部分のみの前記抵抗素子を前記抵抗素子
支持基板ごと切り取って前記導電回路に導電性接着剤を
介して張り付け、該回路基板上に表面が前記絶縁被膜で
覆われた抵抗回路を形成することを特徴とするものであ
る。
また本発明(第3発明)は、抵抗素子支持基板を絶縁被
膜で形成し、該絶縁被膜の上に複数の電極間に抵抗ペー
ストが塗布されて硬化した抵抗素子を形成し、該抵抗素
子をトリミングしながら電気抵抗値を測定して該電気抵
抗値を調整し、一方回路基板には導電回路を形成してお
き、前記抵抗素子支持基板を前記抵抗素子を下側にして
その上を押圧部材により押圧して前記回路基板に対して
圧着し、前記抵抗素子及び前記電極を前記抵抗素子支持
基板ごと切り取って前記導電回路に導電性接着剤を介し
て張り付け、該回路基板上に表面が絶縁被膜で覆われた
抵抗回路を形成することを特徴とするものである。
以下本発明を図面に示す実施例に基いて説明する。まず
特定発明の第1実施例について、第1図から第9図を参
照して説明する。回路基板1に抵抗回路2を形成するに
あたっては、最初に第1図に示すような抵抗素子支持基
板3を板厚10μm乃至200μm程度のフィルム状の
絶縁被膜7で形成し、該抵抗素子支持基板3の一面3a
に単位抵抗素子5を構成すべき抵抗ペースト6をパター
ン印刷してその抵抗ペーストの指定硬化条件で加熱して
硬化させる。このようにして、抵抗素子支持基板3上に
は、所定の電気抵抗値を有する単位抵抗素子5が形成さ
れ、その外観は第7図に示す如くであり、抵抗素子支持
基板3はロール状に巻かれて、複数の単位抵抗素子5が
所定の間隔をあけて配列されている。そして各単位抵抗
素子5の間には、絶縁被膜7の切取りを容易にするため
の切込溝3bが所定間隔ごとに形成されている。単位抵
抗素子5の電気抵抗値は抵抗ペースト6の組成によって
も異なるが、組成を特定した場合には、第8図に示すよ
うに、その長さ!、幅す及び厚さtにより決定されるの
で、抵抗ペースト6の印刷にあたっては、これらの各寸
法が管理され、高い精度が与えられ、電気抵抗値のバラ
ツキは非常に小さくすることができる。
なお抵抗ペースト6の組成例にっては後に詳述する。
一方、第3図に示すように、回路基板1には導電回路8
を形成し、該導電回路の表面8aには恨ペースト等の導
電性の良好なホントメルト又はBステージの導電性接着
剤9が塗布される。導電回路8は一般的には銅箔をエツ
チング加工したものが用いられるが、これに限定される
ものではなく、例えば導電性の良好な銅ペーストにより
形成することもでき、またこれに銅めっきを施したもの
でもより、恨ペーストを塗布して硬化させたものであっ
てもよい。また導電回路8の表面8aには、金めつき等
の貴金属めっきを施すことにより、単位抵抗素子5と導
電回路8との間の導電性を長期にわたって安定化させる
ことができる。
このようにして回路基板1に導電回路8が形成されると
、次に第4図及び第5図に示すように、抵抗素子支持基
板3を上下反転させて、単位抵抗゛ 素子5を下側にし
、その上を押圧部材10により押圧して矢印Aの如く下
降させ、回路基+fi、1に対して圧着し、単位抵抗素
子5の部分を抵抗素子支持基板3ごと切り取って導電回
路8に導電性接着剤9を介して張り付け、その後第6図
に示すように、押圧部材10を矢印Bの如く上昇させて
抵抗素子支持基板3に対する押圧を解除する。これによ
って回路基板1上に表面が絶縁被膜7で覆われた抵抗回
路2が形成され、これを加熱して導電性接着剤9を硬化
させることにより所定の電気抵抗値を有する抵抗回路2
が完成する。なお、第4図に示すように、押圧部材10
の両側から突出した抵抗素子支持基板3はその上下に配
設された一対ずつの把持部材4によって把持され、該把
持部材4が押圧部材10と一体的に上下に矢印A、Hの
如く往復動することによって、第6図に示すように、抵
抗素子支持基板3はその切込溝3bの部分から容易に切
り取ることができ、この切り取られた部分が抵抗回路2
を覆うように該抵抗回路側に張り付けられ、該抵抗回路
を自動的に被覆するものである。
完成した回路基板1上の抵抗回路2は、各種の形状のも
のとすることができ、例えば第9図に示すような一対の
導電回路8間に形成された単一の直線状のもの、一対の
導電回路間に平行に並べられた複数の直線状のもの(図
示せず)又は一対の導電回路間に形成された直角に屈曲
した非直線状のもの(図示せず)等の形状とすることが
できる。
次に、第10図から第12図を参照して、特定発明の第
2実施例について説明する。第1実施例においては、4
電性接着剤9は導電回路8側に塗布されたが、この第2
実施例では、第10図に示すように、抵抗素子支持基板
3を絶縁被膜7で形成し、該抵抗素子支持基板3の一面
3aに抵抗ペースト6をパターン印刷して硬化させて単
位抵抗素子5を形成する工程は同一であるが、導電性接
着剤9は、抵抗ペースト6側、即ち単位抵抗素子5の両
端部5aに被せるように塗布する。そして回路基板1に
は、導電回路8のみを形成しておき、次いで第12図及
び第13図に示すように、抵抗素子支持基板3を上下反
転させて単位抵抗素子5を下側にしてその上を押圧部材
10により押圧し、かつ該押圧部材の両側に突出した抵
抗素子支持基板3を把持部材4により把持して矢印Aの
如く下降させ、回路基板1に対して圧着する。これによ
って導電性接着剤9は圧縮されて第5図に示す場合と同
様となり、第14図に示すように、押圧部材10を矢印
Bの如く上昇させることにより、第6図と同様な抵抗回
路2が形成され、絶縁被膜7は切込溝3bの部分から切
り取られて抵抗回路2に張り付けられて該抵抗回路を被
覆し、絶縁被膜付きの抵抗回路2が第6図と同様に形成
され、これを加熱して導電性接着剤9を硬化させること
により回路基板l上に所定の電気抵抗値を有する抵抗回
路2が完成する。
次に第15図から第21図を参照して、第2発明の実施
例について説明する。最初に第15図るこ示すような抵
抗素子支持基板23を絶縁被膜27で形成し、次いで第
16図に示すように、該抵抗素子支持基板23の一面2
3aの全面に抵抗ペースト26を印刷してその抵抗ペー
ストの指定硬化条件で加熱して硬化させて抵抗素子25
を形成する。この場合において、抵抗素子支持基板23
及び抵抗ペースト26は第1発明において用いたものと
同様である。
一方回路基板21には、導電回路28を形成して該導電
回路の表面28aに導電性接着剤29を塗布しておく。
この導電回路2日の作り方は第1発明と同様であり、ま
た導電性接着剤29も第1発明のものと同様である。導
電回路28は、回路基板21の上に例えば第17図に示
すように4箇所に同一のものが形成され、第18図に示
すように抵抗素子支持基板23を上下反転させて抵抗素
子25を下側にして抵抗素子支持基板23の上を所定電
気抵抗値の抵抗素子の形状に合わせたカッタ兼用の押圧
部材20によりホットスタンプの要領で押圧して矢印A
の如く下降させ、第19図に示すように、回路基板21
に対して抵抗素子支持基板23を圧着する。この場合押
圧部材20の両側に突出した抵抗素子支持基板23は把
持部材24によって夫々把持されて該把持部材は押圧部
材20と一体的に下降する。
そして押圧部材20により押圧された部分のみの抵抗素
子25を抵抗素子支持基板23ごと刃部20aにより切
り取って導電回路28に導電性接着剤29を介して張り
付け、回路基板21上に表面が絶縁被膜27で覆われた
抵抗回路22を形成することができる。そして第20図
に示すように、矢印Bの如く押圧部材20を上昇させて
抵抗素子支持基板23に対する押圧を解除すると、押圧
部材20の断面形状と同一の形状及び大きさの抵抗素子
25が切り抜かれて導電性接着剤29により導電回路2
8に接着され、所定電気抵抗値を存する抵抗回路2゛2
が形成され、これを加熱して導電性接着剤29を硬化さ
せることによって抵抗回路22が完成する。
この状態を第21図により説明すると、押圧部材20の
横断面形状は長方形に形成され、組成及び厚さが特定さ
れていればこの長方形の面積が抵抗素子25の電気抵抗
値を決定し、押圧部材20が矢印Aの如く抵抗素子支持
基板23を同時に押圧することによって、その刃部20
aによって抵抗素子支持基板23が切り取られ導電回路
28に接着されるものである。このようにして抵抗ペー
スト26の組成及び厚さが特定されていれば押圧部材2
0の断面形状及び寸法を定めることによって、抵抗回路
22の電気抵抗値を任意に設定することが可能である。
次に、第22図から第29図を参照して、第3発明の第
1実施例について説明する。最初に第22図に示すよう
な抵抗素子支持基板33を絶縁被膜37で形成し、該抵
抗素子支持基板の一面33aに、即ち絶縁被膜37の上
に複数の電極40を形成し、該複数の電極間に抵抗ペー
スト36を第24図に示すように塗布し、これをその抵
抗ペーストの指定硬化条件で加熱して硬化させ、抵抗素
子35を形成する。そして該抵抗素子を例えばレーザト
リミング等の手段により第25図に示すように、切断線
35bを入れてトリミングしながら、テスタ41により
その測定子41aを抵抗素子35の両端部35aにあて
てその電気抵抗値を測定しながら該電気抵抗値を調整し
、所望の電気抵抗値を得るまでこの操作を繰り返し、抵
抗素子35の電気抵抗値を極めて高精度の値に設定する
一方、第26図に示すように、回路基板31には導電回
路38を形成しておき、該導電回路の表面38aには導
電性接着剤39を塗布する。そして抵抗素子支持基板3
3を上下反転させて抵抗素子35を下側にして、第27
図に示すように、押圧部材30によりその上を押圧し、
該押圧部材から突出した抵抗素子支持基板33を把持部
材34で夫々把持して矢印への如く下降させ、第28図
に示すように回路基板3Iに対して圧着し、抵抗素子3
5及び電極40を抵抗素子支持基板33ごと切り取って
導電回路38に導電性接着剤39を介して張り付け、第
29図に示すように、押圧部材30を矢印Bの如く上昇
させて押圧力を解除することによって回路基板31に表
面が絶縁被膜37で覆われた抵抗回路32が形成され、
これを加熱して導電性接着剤39を硬化させることによ
って該抵抗回路が完成する。
次に、第3発明の第2実施例について第30図から第3
4図を参照して説明する。この実施例においては、第3
0図に示すように、抵抗素子支持基板33を絶縁被膜3
7で形成し、その−面33aに抵抗ペースト36を塗布
して該抵抗ペーストの両端部36aに複数の電極40を
形成してその抵抗ペーストの指定硬化条件で加熱して硬
化させて第30図に示すような抵抗素子35となし、こ
れを第25図と同様にトリミングしながらその電気抵抗
値を測定して該電気抵抗値を調整する。
一方回路基板31には、第31図に示すように、導電回
路38を形成してその表面38aに導電性接着剤39を
塗布しておき、第32図に示すように、抵抗素子支持基
板33を上下反転させて抵抗素子35を下側にしてその
上を押圧部材30により押圧し、該押圧部材から突出し
た抵抗素子支持基板33を把持部材34により夫々把持
して、第33図に示すように、回路基板31に対して圧
着し、抵抗素子35及び電極37を抵抗素子支持基板ご
と切り取って導電回路38に張り付け、第34図に示す
ように、回路基板31上に表面が絶縁被膜37で覆われ
た抵抗回路32を形成し、押圧部材30を矢印Bの如く
上昇させてその押圧力を解除し、抵抗回路32が形成さ
れ、これを加熱して導電性接着剤39を硬化させること
によって該抵抗回路32が完成する。
次と、本発明に用いる抵抗ペーストについて説明すると
、抵抗ペーストの材料組成には導電材料として高純度精
製カーボン、グラファイト等の微粉末が用いられ、結合
剤としてエポキシ、フェノール、メラミン、アクリル等
の熱硬化性樹脂が使用される。更に抵抗ペーストの粘度
調整用として揮発性の遅い高沸点溶剤を使用する。
抵抗ペーストの製造に際しては夫々の成分に対して数多
くの特性が要求される。例えば機能性粉体の特性として
は、粒子が細かく均一なこと、純度が高く高品質なこと
、抵抗値のバラツキが少ないこと及び粉体と配合樹脂と
のなじみがよいことである。
次にポリマとしての特性は、粉体との相溶性がよいこと
、常温放置しても膜張りを起こさないこと、常温放置し
ても抵抗値が変動しないこと、常温で硬化せず加熱によ
り速やかに硬化すること、硬化膜は温度、湿度により体
積変化を起こしにくいこと、若干のフレキシビリチーを
有し、基材との密着性に優れていること、耐熱性、耐湿
性に優れていること及びアンダコート、オーバコート剤
との層間密着性に優れていることである。
次に溶剤特性としては、連続印刷に対しての安定性に優
れていること(版の目詰りや乳剤膜を侵さないこと)、
常温での蒸発速度が遅(水分を吸着しないこと、常温±
10℃前後で粘度が急激に変化しないこと及び常温又は
加熱時での蒸気は刺激臭や毒性がないことである。
このような諸条件を満たす抵抗ペーストとして、例えば
0菊アサヒ化学研究所製抵抗ペーストTO−IKは、半
田付は後の抵抗変化率については半田付は温度240℃
と260℃の2点で0.5%程度の非常にわずかな変化
率であり、実用に際しても信頼性に優れたものである。
またこのTO−IKなる抵抗ペーストは、示差熱分析曲
線についても、半田付は温度までに急激な吸熱、発熱反
応を示さないので、そのための抵抗体の体積変化が極め
て小さいものと推定される。なお、このTU−IKなる
抵抗ペーストの指定硬化条件は、温度150℃にて30
乃至60分間である。
効果 本発明は、上記のように回路基板とは別体の抵抗素子支
持基板を絶縁被膜で形成し、該抵抗素子支持基板に単位
抵抗素子を構成すべき抵抗ペーストをパターン印刷して
硬化させて該単位抵抗素子を形成し、これを単位抵抗素
子を下側にしでぶ電回路が形成された回路基板に圧着し
て単位抵抗素子の部分を抵抗素子支持基板ごと切り取っ
て導電回路に導電性接着剤を介して張り付け、回路基板
上に表面が絶縁被膜で覆われた抵抗回路を形成するよう
にしたので、抵抗ペーストの長さ、幅及び厚さ等の電気
抵抗値を決定する要因を抵抗素子支持基板上で十分調整
して均一な特性の複数の単位抵抗素子を回路基板上の導
電回路に張り付けることで抵抗回路が形成できることと
なり、この結果抵抗素子の高精度化、高信頼性化を図る
ことができると共に、抵抗回路の高密度実装と実装効率
の向上とを同時に達成することができ、また抵抗回路の
コストを低減させることができる効果が得られる。また
抵抗素子支持基板自体を絶縁被膜で形成したので、抵抗
回路の完成と同時にその表面に絶縁被膜が形成されるた
め、工数の削減を図ることができる効果がある。
また抵抗素子支持基板を絶縁被膜で形成し、該抵抗素子
支持基板の全面に抵抗ペーストを印刷して硬化させて抵
抗素子を形成し、これを抵抗素子を下側にして導電回路
が形成された回路基板に対して所定電気抵抗値の抵抗素
子の形状に合わせたカンタ兼用の押圧部材により押圧し
て回路基板に圧着し、該押圧部材により押圧された部分
のみの抵抗素子を抵抗素子支持基板ごと切り取って導電
回路に導電性接着剤を介して張り付けるようにしたので
、抵抗ペーストの印刷の際には厚さだけを管理すればよ
いこととなり、印刷を非常に容易なものとすることかで
゛き、かなりの精度を保有しながら、特に絶縁被膜付き
の抵抗回路の形成に際しての実装効率を大幅に向上させ
ることができる効果がある。
更には抵抗素子支持基板を絶縁被膜で形成し、該絶縁被
膜の上に複数の電極間に抵抗ペーストが塗布されて硬化
した抵抗素子を形成し、該抵抗素子をトリミングしなが
ら電気抵抗値を測定して該電気抵抗値を調整し、これを
抵抗素子を下側にして導電回路が形成された回路基板に
圧着し、抵抗素子及び電極を抵抗素子支持基板ごと切り
取って導電回路に導電性接着剤を介して張り付けるよう
にしたので、抵抗ペーストの印刷に際しては高精度を必
要とせず、しかも仕上り状態の抵抗素子の電気抵抗値を
極めて高精度とすることができると共に、絶縁被膜付き
抵抗回路の信頼性を向上させることができる効果がある
実施例1 抵抗素子支持基板に厚さ25μmの絶縁被膜を用い、こ
れに225メソシユのテトロン版を用いて9鶏アサヒ化
学研究所製TU〜1になる抵抗ペーストをパターン印刷
し、150℃にて1時間硬化させて抵抗素子を形成し、
これを回路基板上に形成された金めつき処理を施した導
電回路に対して圧着して抵抗素子を該導電回路に張り付
けた結果、張り付は前の電気抵抗値に対する張り付は後
の電気抵抗値の変化は、極めて少なく電気抵抗値のバラ
ツキがなく非常に安定した絶縁被膜付き抵抗回路が得ら
れた。
【図面の簡単な説明】
第1図から第9図は特定発明の第1実施例に係り、第1
図は抵抗素子支持基板の縦断面図、第2図は抵抗ペース
トが塗布されて単位抵抗素子が形成された状態を示す縦
断面図、第3図は導電回路が形成された回路基板の縦断
面図、第4図は押圧部材により抵抗素子支持基板を下降
させて回路基板に接近させる状態を示す縦断面図、第5
図は押圧部材により抵抗素子支持基板を回路基板に圧着
した状態を示す縦断面図、第6図は押圧部材を上昇させ
て抵抗素子支持基板の押圧を解除し回路基板上に抵抗回
路が形成された状態を示す縦断面図、第7図は抵抗素子
が形成された抵抗素子支持基板の斜視図、第8図は第7
図に示すものの部分拡大斜視図、第9図は回路基板上に
形成されて完成した抵抗回路の平面図、第1O図から第
12図は特定発明の第2実施例に係り、第10図は抵抗
素子支持基板に抵抗素子が形成された状態を示す縦断面
図、第11図は導電回路が形成された回路基板の縦断面
図、第12図は第4図と同様の縦断面図、第13図は第
5図と同様の縦断面図、第14図は第6図と同様の縦断
面図、第15図から第21図は第2発明の実施例に係り
、第15図は第1図と同様の縦断面図、第16図は第2
図と同様の縦断面図、第17回は第3図と同様の縦断面
図、第18図は第4図と同様の縦断面図、第19図は第
5図と同様の縦断面図、第20図は第6図と同様の縦断
面図、第21図はカッタ兼用の押圧部材と抵抗素子支持
基板との相互関係を示す部分斜視図、第22図から第2
9図は第3発明の第1実施例に係り、第22図は第1図
と同様の縦断面図、第23図は絶縁被膜の上に電極が形
成された状態を示す縦断面図、第24図は一対の電極間
に抵抗ペーストが塗布されて抵抗素子が形成された状態
を示す縦断面図、第25図は抵抗素子をトリミングしな
からテスタによって電気抵抗値を測定している状態を示
す斜視図、第26図は第3図と同様の縦断面図、第27
図は第4図と同様の縦断面図、第28図は第5図と同様
の縦断面図、第29図は第6図と同様の縦断面図、第3
0図から第34図は第3発明の第2実施例に係り、第3
0図は絶縁被膜の上に形成された抵抗素子の両端に電極
が形成された状態を示す縦断面図、第31図は第3図と
同様の縦断面図、第32図は第4図と同様の縦断面図、
第33図は第5図と同様の縦断面図、第34図は第6図
と同様の縦断面図である。 1.21.31は回路基板、2,22.32は抵抗回路
、3,23.33は抵抗素子支持基板、3a、23a、
33aは一面、5は単位抵抗素子、6,26.36は抵
抗ペースト、7,27゜37は絶縁被膜、8,28.3
8は導電回路、9.29.39は導電性接着剤、10.
30は押圧部材、20はカッタ兼用の押圧部材、25.
35は抵抗素子、40は電極である。

Claims (1)

  1. 【特許請求の範囲】 1 抵抗素子支持基板を絶縁被膜で形成し、該抵抗素子
    支持基板に単位抵抗素子を構成すべき抵抗ペーストをパ
    ターン印刷して硬化させて該単位抵抗素子を形成し、一
    方回路基板には導電回路を形成しておき、前記抵抗素子
    支持基板を前記単位抵抗素子を下側にしてその上を押圧
    部材により押圧して前記回路基板に対して圧着し、前記
    単位抵抗素子の部分を前記抵抗素子支持基板ごと切り取
    って前記導電回路に導電性接着剤を介して張り付け、該
    回路基板上に表面が前記絶縁被膜で覆われた抵抗回路を
    形成することを特徴とする基板に抵抗回路を形成する方
    法。 2 前記導電性接着剤は、前記導電回路側に塗布される
    ことを特徴とする特許請求の範囲第1項に記載の基板に
    抵抗回路を形成する方法。 3 前記導電性接着剤は、前記抵抗ペースト側に塗布さ
    れることを特徴とする特許請求の範囲第1項に記載の基
    板に抵抗回路を形成する方法。 4 前記導電回路は、その表面に貴金属めっきが施され
    たものであることを特徴とする特許請求の範囲第1項に
    記載の基板に抵抗回路を形成する方法。 5 前記貴金属めっきは、金めっきであることを特徴と
    する特許請求の範囲第4項に記載の基板に抵抗回路を形
    成する方法。 6 前記絶縁被膜は、その切取りを容易にするための切
    込溝が所定間隔ごとに形成されたものであることを特徴
    とする特許請求の範囲第1項に記載の基板に抵抗回路を
    形成する方法。 7 抵抗素子支持基板を絶縁被膜で形成し、該抵抗素子
    支持基板の全面に抵抗ペーストを印刷して硬化させて抵
    抗素子を形成し、一方回路基板には導電回路を構成して
    おき、前記抵抗素子支持基板を前記抵抗素子を下側にし
    てその上を所定電気抵抗値の抵抗ペーストの形状に合わ
    せたカッタ兼用の押圧部材により押圧して前記回路基板
    に対して圧着し、該押圧部材により押圧された部分のみ
    の前記抵抗素子を前記抵抗素子支持基板ごと切り取って
    前記導電回路に導電性接着剤を介して張り付け、該回路
    基板上に表面が前記絶縁被膜で覆われた抵抗回路を形成
    することを特徴とする基板に抵抗回路を形成する方法。 8 抵抗素子支持基板を絶縁被膜で形成し、該絶縁被膜
    の上に複数の電極間に抵抗ペーストが塗布されて硬化し
    た抵抗素子を形成し、該抵抗素子をトリミングしながら
    電気抵抗値を測定して該電気抵抗値を調整し、一方回路
    基板には導電回路を形成しておき、前記抵抗素子支持基
    板を前記抵抗素子を下側にしてその上を押圧部材により
    押圧して前記回路基板に対して圧着し、前記抵抗素子及
    び前記電極を前記抵抗素子支持基板ごと切り取って前記
    導電回路に導電性接着剤を介して張り付け、該回路基板
    上に表面が絶縁被膜で覆われた抵抗回路を形成すること
    を特徴とする基板に抵抗回路を形成する方法。 9 前記抵抗素子支持基板上の前記抵抗素子は、前記絶
    縁被膜上に形成された前記複数の電極の上に抵抗ペース
    トを塗布したものであることを特徴とする特許請求の範
    囲第8項に記載の基板に抵抗回路を形成する方法。 10 前記抵抗素子支持基板上の前記抵抗素子は、前記
    絶縁被膜上に形成された前記抵抗素子の両端部に複数の
    電極を塗布したものであることを特徴とする特許請求の
    範囲第8項に記載の基板に抵抗回路を形成する方法。
JP62142075A 1987-06-06 1987-06-06 基板に抵抗回路を形成する方法 Expired - Lifetime JPH0766883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62142075A JPH0766883B2 (ja) 1987-06-06 1987-06-06 基板に抵抗回路を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62142075A JPH0766883B2 (ja) 1987-06-06 1987-06-06 基板に抵抗回路を形成する方法

Publications (2)

Publication Number Publication Date
JPS63305501A true JPS63305501A (ja) 1988-12-13
JPH0766883B2 JPH0766883B2 (ja) 1995-07-19

Family

ID=15306851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62142075A Expired - Lifetime JPH0766883B2 (ja) 1987-06-06 1987-06-06 基板に抵抗回路を形成する方法

Country Status (1)

Country Link
JP (1) JPH0766883B2 (ja)

Also Published As

Publication number Publication date
JPH0766883B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
JPH01302803A (ja) チップ抵抗およびその製造方法
JPH01233701A (ja) チップ抵抗およびその製造方法
US4164071A (en) Method of forming a circuit board with integral terminals
JPS63305501A (ja) 基板に抵抗回路を形成する方法
JP2002539629A (ja) 抵抗器を製作する方法
JPS63305502A (ja) 基板に抵抗回路を形成する方法
JP3387726B2 (ja) 部品実装用基板とその製造方法およびモジュールの製造方法
JPS62154746A (ja) 電子部品の接合方法
JP2775718B2 (ja) チップ抵抗器とその製造方法
JPS6223041Y2 (ja)
JP2866808B2 (ja) チップ抵抗器の製造方法
JPH05149796A (ja) 温度センサ
JPS6022562Y2 (ja) 抵抗器
JPS59134803A (ja) チツプ抵抗体の製造方法
JPS63257258A (ja) 低抵抗付回路基板およびその製造法
JP2001116771A (ja) 電流検出用低抵抗器及びその製造方法
JPS62222604A (ja) 回路板の形成方法
JPS5890796A (ja) 多層印刷配線板の製造方法
JPS5910769Y2 (ja) 抵抗体付き可撓性回路板
JP2005012426A (ja) 超音波探触子及びその製造方法
JPS6152977B2 (ja)
JPS5950592A (ja) 抵抗体付フレキシブル配線板の製造方法
JP2844259B2 (ja) 平型電子部品の製造方法
JPS59224088A (ja) 面状発熱体の製造方法
JPS6333317B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term