JPS63299946A - エラ−チェック装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はエラーチェック装置に関する。

［従来の技術］ 例えば外部コントローラから人力されるデータを、コマ
ンドを解釈してページ単位に構築し、次に、フォントパ
ターンをアクセスしてドツト信号に変換し、プリント部
からの同期信号によってドツト信号を出力するページプ
リンタ制御部においては、制御部を構成する各ボード毎
にメモリーエラー検出器が設けられていた。

［発明が解決しようとする問題点］ したがって、上述のようなページプリンタ制御部におい
ては、処理するデータに関して、入力部分から出力部分
までトータルにエラーチェックすることができなかった
。

本発明の目的は、以上のような問題を解消し、例えばペ
ージプリンタ制御部のようなシステムにおいて、処理さ
れるデータに関して、入力部分から出力部分までの総合
的なエラーチェックを行うことができる装置を提供する
ことにある。

［問題点を解決するための手段］ このような目的を達成するために、本発明は、入力部分
において外部から入力されたデータの総ドツト数を計数
する第１計数手段と、出力部分において外部から入力さ
れたデータに基づく出力データの総ドツト数を計数する
第２計数手段と、第１計数手段の計数値と第２計数手段
の計数値とが一致しないときにエラー信号を出力する手
段とを具えたことを特徴とする。

［作　用］ 本発明によれば、入力部分において外部から入力された
データの総ドツト数と出力部分において前記外部から入
力されたデータに基づく出力データの総ドツト数とが一
致しないときにエラー信号を出力する。

［実施例］ 以下に、図面を参照して本発明の実施例を詳細に説明す
る。

まず、本発明に適用するテストデータのフォーマットに
ついて説明する。

第４図に示すように、先頭に総ドツト数を示す識別子を
配し、続いて総ドツト数を配し、その次に一頁分のペー
ジデータを配し、最後にページエンドを示す識別子を配
する。以上で一頁のテストデータを終了する。二頁以降
も同様なフォーマットでデータを作成する。

第１図は本発明の一実施例を示す。

第１図において、１２は制御部であって、ｃｐｕ　、第
３図および第５図に示す如き制御手段を格納したＲＯＭ
およびワークメモリとしてのＲＡＭを有する。

ＩＪｆ［Ｉｎ２は、入力バッファ２．ページバツフア３
、フォントメモリ４．ビットマツプメモリ５゜レジスタ
ａ、ｉｏ、制御部１３をコントロールする。制御部１３
は、ビットマツプメモリ５．パラレル−シリアル変換器
６．プリンタフ、計数器９をコントロールするものであ
って、　ｃｐｕ、第４図に示す如き制御手段を格納した
ＲＯＭ　、ワークメモリとしてのＲＡＭおよびパルスジ
ェネレータを有する。

ついで第３図〜第５図を参照して本発明の一実施例にお
ける制御部の動作を説明する。

まず第１図に示すように、ステップＳｌにおいて人力デ
ータ１が入力された入力バッファ２からデータをリード
し、総ドツト数識別子かどうかチェックする。総ドツト
数識別子でない場合は次のデータをリードし、識別子が
入力されるまで待つ。一方、総ドツト数識別子が入力さ
れると、ステップＳ２へ進む。

ステップＳ２では、入力バッファ２から次のデータ（総
ドツト数）をリードし、総ドツト数の値をワークメモリ
（ＲＡＭ）　にストアし、ステップＳ３へ進む。ステッ
プＳ３では、入力バッファ２からリードした人力データ
のうちコマンド、すなわち制御命令を解析し、ページを
構築しながらデータをページバッファ３にストアする。

ついで、ステップＳ４では、人力バッファ２からの次の
データがページエンド識別子かをチェックする。ページ
エンド識別子でない場合はステップＳ３に戻る。一方、
ページエンド識別子が人力された場合は一頁のデータが
揃った場合であるから、ステップＳ５へ進む、ステップ
Ｓ５では、ページバッファ３内のページの先頭からデー
タをリードし、フォントメモリ４をアクセスして、当該
データをコードデータからドツト信号に変換し、ビット
マツプメモリ５にライトする。

次にステップＳ６では、ビットマツプメモリ５に一頁分
のデータの展開が終了したかチェックし、終了していな
い場合はステップＳ５へ戻って、ビットマツプメモリ５
へのデータ展開を続ける。一方ステップＳ６で一頁分の
データ展開が終了した場合はステップＳ７へ進む。ステ
ップＳ７では、　ＲＡＭ内のプリント中フラグが“０”
かどうかチェックし、“０”になるまで待ち、“０“に
なったらステップＳ８へ進む。

ステップＳ８では、ステップＳ２でＲＡＭにストアした
総ドツト数をリードしてレジスタ８にセットする。つい
でステップＳ９では、ビットマツプメモリ５の読み出す
べき先頭アドレスと一頁分のデータの総バイト数とを制
御部１３へ送出する。制御部１３は、その内部のＲＡＭ
の先頭アドレス記憶領域に当該先頭アドレスを記憶し、
総バイト数カウンタに当該総バイト数をセットする。つ
いでステップ５１０では、制御部１３にプリンタ作動の
ための起動をかけてステップＳ１へ戻る。

ついで第４図によって制御部１３の動作を説明する。

第１図のステップＳ１０で制御部１３に起動がかかると
、ステップＳ２１において計数器９をクリアし、ステッ
プＳ２２に進む。ステップＳ２２ではプリンタ７へ起動
をかけると同時に制御部１２のＲＡＭ内のプリント中フ
ラグをセットする。

ついでステップＳ２３ではパルスジェネレータからのク
ロック信号をパラレル−シリアル変換器６へ送出開始し
、ステップ５２４に進む。ステップＳ２４ではプリンタ
７からの同期信号に同期して、第１図ステップＳ９で指
定された先頭アドレスからビットマツプメモリ５をリー
ドし、そのデータをパラレル−シリアル変換器６へ送る
。パラレル−シリアル変換器６においては、制御部１３
から１バイトのデータが入力されると、そのデータをシ
リアルデータに変換し、ビデオ信号としてプリンタフへ
送る。同時にパラレル−シリアル変換器６からのデータ
を計数器９へ送る。計数器９は入力されたデータをクロ
ック信号としてカウントを進めて行く。

ついでステップ５２５では、制御部１３のＲＡＭ内の一
頁の総バイト数カウンタから１を減じ、ステップ５２６
においてカウンタがｏ″かをチェックし、“０”でない
場合、すなわち−頁がまだ終了しない場合はステップＳ
２４へ戻り、ビットマツプメモリ５をアクセスして１バ
イトのデータをリードしパラレル−シリアル変換器６へ
送る。一方、ステップＳ２６で総バイト数カウンタが“
０″′の場合、すなわち−頁分のデータを全てプリンタ
へ送出し終った場合はステップ５２７へ進む。

ステップＳ２７では、パラレル−シリアル変換器６への
クロックの送出を停止し、ついでステップ５２８では制
御部１２に対し、ページエンドのインタラブドをかける
。

第８図は制御部１２におけるインタラブド処理の一例を
示す。

ステップ５３１では計数器９の出力信号をレジスタ１０
にセットする。ステップＳ３２ではレジスタ８内の総ド
ツト数とレジスタ１０内の総ドツト数との比較結果を示
す比較器１１の出力をセンスし、ついでステップＳ３３
において、比較器１１からの出力が１“か“Ｏ″かをチ
ェックし、”ｏ”の場合、すなわちこの場合はプリンタ
７へ送ったビデオ信号の総ドツト数と予め設定されてい
る総ドツト数とが異なったことを示したおり、この場合
はステップＳ３４においてエラー表示信号を外部の表示
手段に出力してエラー表示を行う。

一方、ステップＳ３３で比較器１１の出力が“１”の場
合、すなわちこの場合は両レジスタ８．１０内の総ドツ
ト数が一致したことを示しており、この場合はステップ
Ｓ３５において引続きプリントを行うため、プリント中
フラグをリセットし、インタラブド処理ルーチンから抜
は出る。

なおステップ５３４においてエラー表示をした場合、そ
こでプリントを中止したが、引続きプリントしたい場合
にはステップＳ３５へ進み、プリント中フラグをリセッ
トすればよい。

以上のような本発明の一実施例に関して、制御部を除い
た構成におけるデータの流れを第６図に示す。

第７図は本発明の他の実施例を示すものであって、符号
２〜１１で示す構成要素は第１図、第６図に示す構成要
素と同じであり、第６図と同様に制御部は省略してあり
（構成要素２，３，４，５，８．１０は制御部１２によ
って制御され、構成要素５，６．７は制御部１３によっ
て制御される）、そして、制御部を除いた構成における
データの流れを示す。第７図において、２１はイメージ
バッファメモリであって、人力バッファ２に入力された
ページデータのうちのイメージデータを入力する。２２
はオア回路であって、一方入力端にビットマツプメモリ
５からの信号を人力し、他方入力端にイメージバッファ
メモリ２１からの信号を入力し、出力端からの信号をパ
ラレル−シリアル変換器６に入力する。イメージバッフ
ァメモリ２１は制御部１３によって制御される。

このような構成によれば、イメージ情報を含むベージデ
ータを処理することができる。すなわち入力バッファ２
に入力されたページデータのうち、文字、記号等のコー
ド情報はページバッファ３、フォントメモリ４．ビット
マツプメモリ５を介してオア回路２２の一方入力端に人
力され、イメージ情報はイメージバッファメモリ２１を
介してオア回路２２の他方入力端に入力され、画情報が
オア回路２２からパラレル−シリアル変換器６に人力さ
れ、同変換器６からプリンタ７および計数器９に入力さ
れ、プリンタフによってイメージデータを含むベージデ
ータがプリントされると共に、その総バイト数が計数器
９によって計数される。

第８図は本発明のさらに他の実施例を示すものであって
、レジスタ８にセットされるテストデータにおける総ド
ツト数情報をページバッファメモリ３からとり出す点に
特徴を有し、他の構成は第６図、第１図と同じである。

この実施例においては、テストデータでなく、実際のデ
ータを処理する。すなわち、入力データ１は人力バッフ
ァ２に入力され、次に、制御部１３がコマンドを解釈し
ながらページを構築してページバッファ３に入力データ
をストアして行く。ここで制御部１３はコマンドを解釈
することにより、−頁のデータの文字数、文字の大きさ
、フォントパターンの種類等を解釈し、−頁の総ドツト
数を計数し、レジスタ８に一頁目から順次ストアして行
く。一方、ページバッファ３の出力によって、フォント
メモリ４をアクセスし、ベージデータをビットマツプメ
モリ５へ展開して行き、−頁が終了すると、プリンタ７
からの同期信号でビットマツプメモリ５からパラレル−
シリアル変換器６に信号を出力し、これをシリアルデー
タに変換し、プリンタ７と計数器９へ出力する。−頁の
終了で計数器９の出力をレジスタｌＯにラッチし、比較
器１１においてレジスタ８の値とレジスタ１０の値とを
比較する。

なお、プリンタフへ送るデータが一行単位のデータの場
合は、ビットマツプメモリ５からの出力データを順次加
算する加算器を設けて、−符号の総ドツト数を計数し、
行単位のドツト数について人力データと出力データとを
比較するようにすればよい。

また、ドツト数の計数器をビットマツプメモリ５の入口
等のシステムの入力部分と出力部分だけでなく、途中に
も入れることによって、きめ細かくエラーをチェックす
ることが出来る。

さらに、一部分の総ドツト数を計数したが、−頁をＮ分
割して各ブロック単位でチェックするようにすると、さ
らに精度よくエラーをチェックできる。

さらに、テストデータを流す時は、隼に総ドツト数でな
く、Ｍブロックに分割して各ブロックのドツトの配列を
予め決めておき、出力段でその配列が一致するかどうか
を検出すれば、さらに精度よくエラーをチェックできる
。

［発明の効果］ 以上説明したように、本発明によれば、簡単にシステム
全体をエラーチェックすることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
テストデータのフォーマットを示す図、 第３図、第４図および第５図は本発明の一実施例の動作
例を示すフローチャート、 第６図、第７図および第８図は本発明の各実施例のデー
タの流れを示す図である。 １・・・入力データ、 ２・・・入力バッファメモリ、 ３・・・ページバッファメモリ、 ４・・・フォントメモリ、 ５・・・ビットマツプメモリ、 ６・・・パラレル−シリアル変ＪＡＩ、７・・・プリン
タ、 ８．１０・・・レジスタ、 ９・・・計数器、 １１・・・比較器、 ２１・・・イメージバッファメモリ、 ２２・・・オア回路。 ＩＩ　５　図

Claims (1)

【特許請求の範囲】
1. 入力部分において外部から入力されたデータの総ドット
   数を計数する第１計数手段と、出力部分において前記外
   部から入力されたデータに基づく出力データの総ドット
   数を計数する第２計数手段と、前記第１計数手段の計数
   値と前記第２計数手段の計数値とが一致しないときにエ
   ラー信号を出力する手段とを具えたことを特徴とするエ
   ラーチェック装置。