JPS6329959A - 電子機械式時計機構の回路担体用の導体軌道・ネットワ−クを装着する方法とそのネットワ−ク - Google Patents

電子機械式時計機構の回路担体用の導体軌道・ネットワ−クを装着する方法とそのネットワ−ク

Info

Publication number
JPS6329959A
JPS6329959A JP62139087A JP13908787A JPS6329959A JP S6329959 A JPS6329959 A JP S6329959A JP 62139087 A JP62139087 A JP 62139087A JP 13908787 A JP13908787 A JP 13908787A JP S6329959 A JPS6329959 A JP S6329959A
Authority
JP
Japan
Prior art keywords
network
cap
conductor track
circuit
circuit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62139087A
Other languages
English (en)
Other versions
JPH0640560B2 (ja
Inventor
ウォルフガング、ホルツシュー
ウォルフガング、ガンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junghans Uhren GmbH
Original Assignee
Junghans Uhren GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Junghans Uhren GmbH filed Critical Junghans Uhren GmbH
Publication of JPS6329959A publication Critical patent/JPS6329959A/ja
Publication of JPH0640560B2 publication Critical patent/JPH0640560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G17/00—Structural details; Housings
    • G04G17/02—Component assemblies
    • G04G17/04—Mounting of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromechanical Clocks (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Clocks (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、特許請求の範囲第１項の上位概念部分に記載
した方法と、特許請求の範囲第６項の上位概念部分に記
載したネットワークに関する。
（従来の技術） かかる方法は、ドイツ連邦共和国特許出願公開第２６７
９８３３号公報の特に第２図に関連して知られている。
特にこの公知の方法の場合、ドイツ連邦共和国特許第３
４２７９０８号公報に詳細に記載されているような回路
担体用の導体軌道・ネットワークを問題としている。
ドイツ連邦共和国特許出願公開第 ２６１９８３３号公報において、担体・テープから打ち
抜かれた導体軌道・ネットワークに、回路（チップ）を
固定することおよび接合することが考慮されており、こ
のように装着されたネツトワーりはその後、時計機構の
回路担体・プレートの絶縁基板に固定される。最後に應
械的な安定上の理由から、ネットワーク・導体軌道の間
にまだ存在するブリッジが、回路の電気的撮能にとって
必要である限りは切断され、それからチップが埋設され
る。しかしこれによって取扱性および導体軌道・形状に
関してもかなりの制限が生ずる。
回路とそれに隣接する導体軌道との間における接合配線
の周辺個所は、礪械的な荷重に対して特に危険であり、
この個所はネットワークを回路担体に設置する間並びに
残っているブリッジを打ち夫く間においてかなりの機械
的荷重を受けるので、接着結合の機能障害およびそれに
伴って将来の電子機械式時計殿構仝体の機能障害を生じ
てしまう。
（発明が解決しようとする問題点） 本発明の目的は、冒頭に述べた方法を、製造技術上の繁
雑さおよび回路担体への導体軌道・ネットワークの装備
に関連した刷能上の危険を減少し、これによって大形時
計・機構の組立に対する製造技術上の経費が一層減少で
きるように改良することにある。
（問題点の解決手段〉 本発明によればこの目的は、特許請求の範囲第１項およ
び特許請求の範囲第６項の特徴部分に記載した手段によ
って達成される。
（作　用） この解決策に基づいて、ネットワークを回路の周囲にお
いて電気的機能に必要な個々の導体軌道に分割する作業
は、回路を接合する前および特にネットワークをその回
路担体・プレートに設置する前に既に行われる。これに
よってチップは、機械・幾何学的に最終状態にあり例え
ば既に相応した品質検査（例えばシルエット画１ｋｆｆ
ｉ理方式による検査）したネットワークに設置され接合
されるだけであり、従って機械的に使用できないネット
ワークに高価な回路・チップおよび接合接続部を備える
ことは最初から避ｔプられる。
まだテープに結合されている各ネットワークに回路を接
合して装着した後において、ネットワークは、その導体
軌道にかみ合い接続で固定されるキャップを被せること
によって機械的に補強され、接続表面と接合接続部が保
護される。そのキャップは従って同時に接合線に通じて
いる導体軌道の各端部の間の機械的な接続部となり、こ
の補強作用に基づいて、ネットワーク・テープの別の加
工時における導体軌道端部の嘘械的な曲げ応力による接
合接続部の機械的な損傷は避けられる。
貼着され接合された回路の周囲におけるネットワークの
追加的な機械的保護は、被せられたキャップの内部が注
入物質で充填されることによって達成される。この注入
物質はその冷却後に回路および導体軌道の表面における
接合線を緊密に取り囲み、従って全体形状を機械的に補
強し、大気の影響から防護する。好適にはキャップの間
口に、導体軌道が回路および接合接続部と反対側におい
ても硬化する注入物質で取り囲まれ、従ってその表面お
よび縁に沿って硬化する注入物質で囲まれ、これによっ
てその相対的な位置が固定される程度の借の注入物質が
入れられる。
追加的な変形例、発展形態並びに本発明の特長および利
点は、特許請求の範囲の実施態様項および図面を参照し
た以下の詳細な説明から理解できる。
（実施例） 以下図面に示した実施例を参照して本発明の詳細な説明
する。
まだつながっている−列の導体軌道・ネットワーク１２
から成るテープ１１において、はじめに集積回路（まだ
接合されていない半導体チップ）１５に対する組立面１
４の周囲に打法き開口１３が、それがまだ所定の板金帯
板からネットワーク・テープ１１を打ら抜く際にまだ開
けられていない場合に設けられる。組立面１４は機械的
な保持機能のほかに電気的な機能も有するネットワーク
１２の少なくとも一つの導体軌道１６の部分である。従
って第１図における実施例の場合、組立面１４は回路１
５の十電圧を供給するための導体軌道１６．１と一体に
形成され、および同時に電気的には不要であり機械的な
保持だけに使用する導体軌道１６．２と一体に形成され
ている。回路１５の機能にとって必要な接続部１７は接
合線１８を介して電気的に機能的な導体軌道１６．１に
接続されている。即ち十電圧の供給のために上述した導
体軌道１６．１に接続され、更に図示した実施例の場合
−電圧の供給、発振器の接続および電子機械式時計機構
のモータの接続のために導体軌道１６．３，１６．４．
１６．５にそれぞれ接続されている。
回路１５が組立面１４に貼着された後、接合線１８は各
ネットワーク１２に直接に接続される。
ネットワーク１２における回路１５の電気接続部も一緒
にこのように機械的に固定した後、合成樹脂で射出成形
された保護キャップ１９が、回路１５およびそれを取り
囲む導体軌道１６の接続・終端範囲の上に被せられる。
このキャップ１９はその端面壁２１の端面縁２０で導体
ｌＩＡ道１６の表面の上に載せられ、その場合端面縁２
０の平面から突出して形成されたピン２２が、少なくと
も幾つかの導体軌道１６に打扱き加工された孔２３には
まり込む。第１図において、導体軌道１６の経路の幾何
学的な形状においてピン２２に対して保持用孔２３が利
用できないことも考慮される。好適にはピン２２が対応
した孔２３にかみ合い接続で保持され、そのために僅か
に円錐状に尖ったピン２２が孔２３の中に圧入される。
回路１５およびその接合線１８を一層防護するために、
並びにこの集合体を一層機械的に保護するために、回路
１５の組立個所の周囲においてネットワーク１２を同時
に補強した状態において、回路１５を組み立てキャップ
１つを被せた後、この集合体は反転させられ、いまやネ
ットワーク１２の下側にかみ合い接続で保持されたキャ
ップ１つの内部室２４は上向きにネットワーク１２に向
かって開いている。この内部室２４の中にネットワーク
１２の打扱き間口１３を通って合成樹脂・注入物質２５
が液状凝集状態で充填され、この注入物質２５はすべて
の自由空間を充填した後で硬化し、これによっていまや
封印され接合された回路１５を、公知のように回路を鉛
によって埋設したと同じように別械的に保護する。
注入物質の良好な粘着のためおよびそれに伴って回路１
５の周囲におけるネットワーク１２の良好な機械的安定
のために、好適には内部室２４だけに注入物質２５を充
填するだけでなく、希溶液状の注入物質２５の表面張力
が、導体軌道１６の回路１５と反対側に隆起部２６を形
成するために利用される（第２図参照）。導体軌道１６
の両側における注入物質２５の安定したかみ合い接続の
ために、導体軌道１６は好ましくは貫通間口２７（第１
図参照）を有しているので、導体軌道１６はその側面縁
に沿ってだけでなく、それぞれの内側範囲でも注入物質
２５によって囲まれる。
隆起部２６を形成する場合、希溶液状の注入物質２５が
キャップ側壁２１の周囲を通って横に導体軌道・中間室
に沿って流出する（およびこれによって例えば復でテー
プ１１からのネットワーク１２の分離ないし分離された
ネットワーク１２の時計礪構・回路担体プレートへの埋
設が妨げられる）ことがないようにするために、キャッ
プ１９の側壁２１を導体軌道１６の表面に設置するだけ
でなく、これに幾分圧入すると有利である。これは熱の
ようなエネルギーを供給しながら、あるいは特に超音波
を作用させながら行われる。いずれの場合にもこれによ
って導体軌道１６は端面縁２０の本来の平面の中に、第
２図において横側の段差２８で示されているように、導
体軌道１６の間の中間室にこの端面縁２０が導体軌道１
６の反対側表面を越えて突出するまで圧入される。これ
によってキャップ・内部室２４は導体軌道１６の両側に
おいて、即ち隆起部２６が形成されねばならない側にお
いても導体軌道１６から僅かに突き出した縁を有するの
で、液状注入物質を充填する場合、これは導体軌道１６
の間においてキャップ１９の範囲から横に流出せず、導
体軌道１６がその縁および貫通間口２７に沿って緊密に
封入されるだけである。
そのようにして回路１５が装着され機械的に保護された
ネットワーク１２は、それからテープ１１から打ち抜か
れ、時計救構の相応して溝が付けられた回路担体の中に
はめ込まれる。その回路担体の有利な実施例は、ドイツ
連邦共和国特許第３４２７９０８号公報に詳述されてい
る。
【図面の簡単な説明】
第１図は回路が装着されている導体軌道・ネットワーク
の断面図（第２図のＩ−Ｉ線に沿った断面図）、および
第２図はキャップの内部室を注入物質で充填した模の第
１図における■−■線に沿った断面図である。 １２・・・ネットワーク、１５・・・回路、１６・・・
導体軌道、１７・・・導体軌道、１８・・・接合線、１
つ・・・キャップ、２０・・・端面縁、２１・・・側壁
、２２・・・ピン、２３・・・孔、２４・・・キ１７ツ
ブ内部室、２５・・・注入物質、２６・・・隆起部。 出願人代理人　　佐　　藤　　−雄 Ｆｉｇ、　１

Claims (1)

  1. 【特許請求の範囲】 １、封入された集積回路を持った電子機械式時計機構の
    回路担体用の導体軌道・ネットワークを装着する方法に
    おいて、 ネットワークに接合された回路にその接合線を含めて、
    ネットワーク・テープから切り出す前および回路担体に
    固定する前に、ネットワークに固定される固い保護キャ
    ップが被せられることを特徴とする電子機械式時計機構
    の回路担体用の導体軌道・ネットワークを装着する方法
    。 ２、キャップがその端面縁を変形した状態でネットワー
    クの導体軌道の間の隙間に圧入されることを特徴とする
    特許請求の範囲第１項記載の方法。 ３、キャップの内部室が硬化する注入物質で充填される
    ことを特徴とする特許請求の範囲第１項または第２項記
    載の方法。 ４、キャップが上向きに開くようにするためにネットワ
    ークを反転した後、注入物質がキャップの中に充填され
    ることを特徴とする特許請求の範囲第３項記載の方法。 ５、キャップの内部室が、その上に位置する導体軌道の
    反対側における空間範囲を含めて、注入物質で充填され
    ることを特徴とする特許請求の範囲第１項ないし第４項
    のいずれか１つに記載の方法。 ６、回路（１５）がネットワーク（１２）に接合され封
    入されているような電子機械式時計機構の回路担体用の
    導体軌道・ネットワーク（１２）において、 回路（１５）がその接合線（１８）を含めて、ネットワ
    ーク・導体軌道（１６）に固定されたキャップ（１９）
    によって覆われていることを特徴とする電子機械式時計
    機構の回路担体用の導体軌道・ネットワーク。 ７、キャップ（１９）がその側壁（２１）の端面縁（２
    ０）から突出したピン（２２）によって、ネットワーク
    （１２）の導体軌道（１６）に開けられた孔（２３）に
    かみ合い接続で保持されていることを特徴とする特許請
    求の範囲第６項記載のネットワーク。 ８、キャップ（１９）の側壁・端面縁（２０）が、ネッ
    トワーク・導体軌道（１６）の間の中間室にかみ合つて
    いることを特徴とする特許請求の範囲第１項または第２
    項記載のネットワーク。 ９、キャップ・内部室（２４）が注入物質 （２５）で充填されていることを特徴とする特許請求の
    範囲第６項ないし第８項のいずれか１つに記載のネット
    ワーク。 １０、キャップ・内部室（２４）が、ネットワーク・導
    体軌道（１６）の反対側における隆起部（２６）を含め
    て、注入物質（２５）で充填されていることを特徴とす
    る特許請求の範囲第６項ないし第９項のいずれか１つに
    記載のネットワーク。
JP62139087A 1986-07-11 1987-06-04 電子機械式時計機構の回路担体用の導体軌道・ネットワ−クを装着する方法とそのネットワ−ク Expired - Lifetime JPH0640560B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3623419.2 1986-07-11
DE19863623419 DE3623419A1 (de) 1986-07-11 1986-07-11 Verfahren zum bestuecken eines leiterbahnen-netzwerkes fuer den schaltungstraeger eines elektromechanischen uhrwerks und teilbestuecktes leiterbahnen-netzwerk eines uhrwerks-schaltungstraegers

Publications (2)

Publication Number Publication Date
JPS6329959A true JPS6329959A (ja) 1988-02-08
JPH0640560B2 JPH0640560B2 (ja) 1994-05-25

Family

ID=6304966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62139087A Expired - Lifetime JPH0640560B2 (ja) 1986-07-11 1987-06-04 電子機械式時計機構の回路担体用の導体軌道・ネットワ−クを装着する方法とそのネットワ−ク

Country Status (8)

Country Link
US (1) US4803544A (ja)
EP (1) EP0253225B1 (ja)
JP (1) JPH0640560B2 (ja)
DE (2) DE3623419A1 (ja)
ES (1) ES2014278B3 (ja)
HK (1) HK35292A (ja)
IN (1) IN171409B (ja)
SG (1) SG4491G (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
US5060370A (en) * 1990-10-15 1991-10-29 Scales Jr James W Modification method for etched printed circuit boards
JP2912134B2 (ja) * 1993-09-20 1999-06-28 日本電気株式会社 半導体装置
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
US5780924A (en) * 1996-05-07 1998-07-14 Lsi Logic Corporation Integrated circuit underfill reservoir
US5821607A (en) * 1997-01-08 1998-10-13 Orient Semiconductor Electronics, Ltd. Frame for manufacturing encapsulated semiconductor devices
US5986894A (en) * 1997-09-29 1999-11-16 Pulse Engineering, Inc. Microelectronic component carrier and method of its manufacture
KR20030085868A (ko) * 2002-05-02 2003-11-07 삼성전기주식회사 부품 다층 실장 소자의 제조방법 및 이에 의해 제조된 소자
DE10243247A1 (de) * 2002-09-17 2004-04-01 Osram Opto Semiconductors Gmbh Leadframe-basiertes Bauelement-Gehäuse, Leadframe-Band, oberflächenmontierbares elektronisches Bauelement und Verfahren zur Herstellung
US20060145317A1 (en) * 2004-12-31 2006-07-06 Brennan John M Leadframe designs for plastic cavity transistor packages
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
TWI421982B (zh) * 2008-11-21 2014-01-01 Advanpack Solutions Pte Ltd 半導體導線元件及其製造方法
DE102013022388B3 (de) 2013-08-19 2024-01-04 Oechsler Aktiengesellschaft Chipmontage-Verfahren
DE102014213217A1 (de) 2014-07-08 2016-01-14 Continental Teves Ag & Co. Ohg Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116876A (ja) * 1974-07-31 1976-02-10 Sharp Kk Handotaisochi
JPS53138275A (en) * 1977-05-05 1978-12-02 Richiyaadansu Henrikasu Yohane Method of encapsuling microminiature electromic element
JPS542277A (en) * 1977-06-08 1979-01-09 Mitsubishi Electric Corp Moisture-permeable masking material for gas
JPS5661062U (ja) * 1979-10-16 1981-05-23

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287795A (en) * 1964-06-05 1966-11-29 Western Electric Co Methods of assembling electrical components with circuits
US3629668A (en) * 1969-12-19 1971-12-21 Texas Instruments Inc Semiconductor device package having improved compatibility properties
DE2230863C2 (de) * 1972-06-23 1981-10-08 Intersil Inc., Cupertino, Calif. Gehäuse für ein Halbleiterelement
US4042861A (en) * 1973-11-08 1977-08-16 Citizen Watch Company Limited Mounting arrangement for an integrated circuit unit in an electronic digital watch
JPS51130866A (en) * 1975-05-08 1976-11-13 Seiko Instr & Electronics Method of mounting electronic timekeeper circuits
US3986335A (en) * 1975-05-29 1976-10-19 Texas Instruments Incorporated Electronic watch module and its method of fabrication
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
DE2840972A1 (de) * 1978-09-20 1980-03-27 Siemens Ag Verfahren zur herstellung einer kunststoffkapselung fuer halbleiterbauelemente auf metallischen systemtraegern
US4219701A (en) * 1978-09-21 1980-08-26 Bell Telephone Laboratories, Incorporated Tone generating hold impedance circuit for key telephone line circuits
JPS56164558A (en) * 1980-05-23 1981-12-17 Hitachi Ltd Manufactue of semiconductor device
DE3427908C2 (de) * 1984-07-28 1986-10-02 Gebrüder Junghans GmbH, 7230 Schramberg Verfahren zum Herstellen des Schaltungsträgers eines elektromechanischen Uhrwerks und nach solchem Verfahren herstellbarer Schaltungsträger
FI76220C (fi) * 1984-09-17 1988-09-09 Elkotrade Ag Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter.
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116876A (ja) * 1974-07-31 1976-02-10 Sharp Kk Handotaisochi
JPS53138275A (en) * 1977-05-05 1978-12-02 Richiyaadansu Henrikasu Yohane Method of encapsuling microminiature electromic element
JPS542277A (en) * 1977-06-08 1979-01-09 Mitsubishi Electric Corp Moisture-permeable masking material for gas
JPS5661062U (ja) * 1979-10-16 1981-05-23

Also Published As

Publication number Publication date
JPH0640560B2 (ja) 1994-05-25
EP0253225B1 (de) 1990-03-28
US4803544A (en) 1989-02-07
DE3623419C2 (ja) 1990-08-23
EP0253225A2 (de) 1988-01-20
EP0253225A3 (en) 1988-03-23
HK35292A (en) 1992-05-22
ES2014278B3 (es) 1990-07-01
SG4491G (en) 1991-06-21
DE3623419A1 (de) 1988-01-21
DE3762073D1 (de) 1990-05-03
IN171409B (ja) 1992-10-03

Similar Documents

Publication Publication Date Title
JPS6329959A (ja) 電子機械式時計機構の回路担体用の導体軌道・ネットワ−クを装着する方法とそのネットワ−ク
JP4140983B2 (ja) リード・フレーム・モジュール、リード・フレーム・モジュールを有するデータキャリア、及びリード・フレーム・モジュールの製造方法
AU671868B2 (en) Electronic module of extra-thin construction
US5471011A (en) Homogeneous thermoplastic semi-conductor chip carrier package
JP3316714B2 (ja) 半導体装置
JP3793628B2 (ja) 樹脂封止型半導体装置
KR100281836B1 (ko) Ic 카드용 모듈, ic 카드용 모듈의 제조 방법, 혼성 집적회로 모듈 및 그 제조 방법
KR100336329B1 (ko) 반도체장치의제조방법
US6204564B1 (en) Semiconductor device and method for making the same
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
US5376824A (en) Method and an encapsulation for encapsulating electrical or electronic components or assemblies
JP3222204B2 (ja) チップカード及びその製造方法
KR20130118225A (ko) 자동차를 위한 캡슐화된 제어 모듈
US20030090007A1 (en) Housing assembly for an electronic device and method of packaging an electronic device
US6147398A (en) Semiconductor device package
US7915739B2 (en) Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
KR20060017779A (ko) 기판 상에 전자 부품을 장착하는 방법
JP4513758B2 (ja) モールドパッケージおよびその製造方法
US20210392772A1 (en) Driver
JP4110995B2 (ja) 回路構成体及びその検査方法
JPH10173085A (ja) 電子モジュール及び電子モジュールの製造方法
JPH06334070A (ja) 混成集積回路装置
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
JP2001230370A (ja) 半導体装置の製造方法
JPH10217657A (ja) 電子部品の密封構造および密封方法