JPS6329273B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は自動演奏のテンポを制御する電子楽
器に関する。 従来、メロデイ等の楽曲データを記憶してお
き、自動演奏を進めるテンポクロツクを計数する
ことにより前記楽曲データを順次読み出し、読み
出された楽曲データの演奏タイミングと該楽曲デ
ータに対応する鍵の鍵盤での押鍵タイミングとを
比較し、この比較において前記演奏タイミングよ
りも押鍵タイミングが遅いときには前記テンポク
ロツクの発生を停止し、押鍵タイミングの早遅に
関連するテンポ修正データにより前記テンポクロ
ツクの周波数を制御して押鍵による演奏と自動演
奏との進行一致を図つた電子楽器は、昭和55年特
許願第78784号で公知である。 しかし、かかる従来の電子楽器は、演奏進行中
に演奏の難しい箇所にぶつかり押鍵タイミングが
非常に大きくずれた場合には、それ以降のテンポ
を大幅に変更しすぎてしまい、その復帰に非常に
時間がかかつた。 この発明は上記実情に鑑みてなされたもので、
演奏の難しい箇所において押鍵タイミングが大き
くずれた場合には、それ以降のテンポを大幅に変
更しないようにし、初心者に使いやすい電子楽器
を提供することを目的とする。 そこでこの発明は、演奏すべき音符の演奏難易
度を検知し、読出手段によつて読み出された演奏
データと演奏操作手段での演奏に対応する演奏デ
ータとから形成されるテンポ修正データによるテ
ンポ修正度（テンポ修正寄与率）を前記演奏難易
度に対応して制御するようにしている。 以下この発明を添付図面を参照して詳細に説明
する。 第１図はこの発明を適用した電子楽器の一実施
例を示すブロツク図である。第１図において、鍵
盤１は鍵動作に連動するキースイツチを各鍵毎に
有し、押下鍵に応じてその鍵に対応するキースイ
ツチをオンにする。押鍵検出回路２は前記キース
イツチを走査し、キーオンしているキースイツ
チ、すなわち押下鍵を検出してその鍵を表わす鍵
情報（キーコード）KCを時分割出力するととも
に、押鍵されていることを示す２値レベルのキー
オン信号KONを出力する。 キーコードKCは、例えば第１表に示すように
オクターブ音域を表わす２ビツトのオクターブコ
ードB₂、B₁と１オクターブ内の12の音名を表わ
す４ビツトのノートコードN₄、N₃、N₂、N₁と
からなる６ビツトの２進化信号である。

【表】 押鍵検出回路２から出力されるキーコードKC
およびキーオン信号KONは、発音チヤンネル割
当回路３およびメロデイ音高データ取出回路４に
加えられる。 発音チヤンネル割当回路３は、値の入力に後述
する和音・オブリガードデータ取出回路２００か
ら出力されるオブリガード音高データON、従音
形成回路５から出力される和音構成音を示す複数
のキーコードCKC、およびベース音形成回路６
から出力されるベース音を示すキーコードBKC
が加えられる。 従音形成回路５は、和音・オブリガードデータ
取出回路２００から出力される和音名データCH
に基づいて和音構成音を示す複数のキーコード
CKCを形成する。なお、和音名データCHは、和
音の根音の音名を示す４ビツトデータ（第１表参
照）および和音の種類（メジヤ、マイナ、セブン
ス）を示す２ビツトデータからなる６ビツトのバ
イナリコードである。 従音形成回路５におけるキーコードCKC形成
の一例を示すと、和音種類がメジヤのときは根音
に対して完全１度、長３度、完全５度の音程関係
にある音を示すキーコードCKCを形成し、和音
種類がマイナのときは根音に対して完全１度、短
３度、完全５度の音程関係にある音を示すキーコ
ードCKCを形成し、和音種類がセブンスのとき
は根音に対して完全１度、長３度、短７度の音程
関係にある音を示すキーコードCKCを形成する。 ベース音形成回路６は、和音・オブリガードデ
ータ取出回路２００から出力される和音名データ
CHおよび自動伴奏パターン信号発生回路７から
出力されるベースパターン信号BPに基づいてベ
ース音を示すキーコードBKCを形成する。ここ
で、自動伴奏パターン信号発生回路７について説
明する。 自動伴奏パターン信号発生回路７は、リズム選
択スイツチ（図示せず）によつて選択したリズム
に対応する和音発音タイミング信号CT、ベース
音発音タイミング信号BT、リズムパターン信号
RPおよびベースパターン信号BPを後述するテン
ポ制御回路５００から出力されるテンポクロツク
TCLによつて発生するもので、パターンメモリ
およびアドレスカウンタから構成されている。 パターンメモリは各リズム毎にそれぞれ複数の
和音発音タイミングパターン、ベース音発音タイ
ミングパターン、リズムパターンおよびベースパ
ターンを記憶している。このパターンメモリに記
憶される各リズム毎のパターンはリズム選択スイ
ツチによつて選択され、この選択された上記各パ
ターンはテンポクロツクTCLを計数するアドレ
スカウンタの計数値をアドレス信号として順次読
み出される。なお、和音発音タイミング信号CT
およびベース音発音タイミング信号BTはそれぞ
れ自動コード音および自動ベース音の発音タイミ
ングを示す信号であり、リズムパターン信号RP
は発音すべきリズム音の種類とその発音タイミン
グを示す信号であり、ベースパターン信号BPは
発音すべき自動ベース音の根音に対応する音程関
係を示す信号である。 ベース音形成回路６は、入力する和音名データ
CHのうち和音の根音を示すキーコードと前記ベ
ースパターン信号BPとを加算することにより根
音に対して所定の音程関係にあるベース音を示す
キーコードBKCを形成する。なお、ベース音形
成回路６はベースパターン信号BPが長３度の音
程に対応し、かつ和音名データCHの和音種類が
マイナの場合には前記ベースパターン信号BPを
短３度の音程に対応するように修正して加算す
る。 発音チヤンネル割当回路３は、押鍵検出回路２
から出力されるキーコードKCを専用に割当てる
チヤンネル、和音・オブリガードデータ取出回路
２００から出力されるオブリガード音高データ
ONを専用に割当てるチヤンネル、従音形成回路
５から出力される和音構成音を示すキーコード
CKCを専用に割当てるチヤンネル、およびベー
ス音形成回路６から出力されるベース音を示すキ
ーコードBKCを専用に割当てるチヤンネルから
なる所定数の発音チヤンネルを有し、これらの発
音チヤンネルに上記各キーコードを適宜割当てる
とともに、各チヤンネルに割当て記憶したキーコ
ードKC^*を時分割的に楽音形成回路８に出力す
る。 楽音形成回路８は発音チヤンネル割当回路３か
ら時分割的に加わるキーコードKC^*に基づき楽音
信号を形成する。なお、押鍵検出回路２から出力
されるキーコードKCに基づいて形成される楽音
信号は、押鍵検出回路２から出力されるキーオン
信号KONによつて開閉エンベロープ制御され、
また、和音構成音を示すキーコードCKCおよび
ベース音を示すキーコードBKCに基づいて形成
される楽音信号は、それぞれ自動伴奏パターン信
号発生回路７から発生される和音発音タイミング
信号CTおよびベース音発音タイミング信号BT
に基づいて開閉エンベローブ制御される。 楽音形成回路８によつて形成された楽音信号は
増幅器９で増幅されてスピーカ１０に加わり、こ
こでメロデイ音、和音、ベース音、オブリガード
音として発音される。 また、リズム音源回路１１は自動伴奏パターン
信号発生回路７から発生されるリズムパターン信
号RPに応じて各種リズム音を示すリズム音信号
を発生し、これを増幅器９を介してスピーカ１０
に加え、リズム音として発音させる。 次に、電子楽器の自動演奏のテンポ制御につい
て説明する。 まず、外部記録手段１２から出力される自動演
奏データのデータフオーマツトについて説明す
る。外部記録手段１２は磁気カード／テープ、パ
ンチカード、バーコード等であつて、第２図に示
すようにメロデイ音高データ、メロデイ符長デー
タ、オブリガード音高データ、オブリガード符長
データおよび和音データを記載順序にしたがつて
シリアルデータの形で記録している。なお、各デ
ータの頭には各データを識別するためのマークデ
ータDM₁〜DM₅を記録している。 メロデイ音高データおよびオブリガード音高デ
ータはそれぞれ音高を示すもので、６ビツトのバ
イナリコードで構成されている（第１表参照）。
メロデイ符長データおよびオブリガード符長デー
タはそれぞれ音符又は休符の長さ、すなわち符長
を示すもので、６ビツトのバイナリコードで構成
される。符長データの一列を示すと第２表のよう
になる。

【表】 和音データは、発生すべき和音の和音名を示す
和音名データおよび和音の発生タイミングを示す
タイミングデータを含むもので、それぞれ６ビツ
トおよび10ビツトのバイナリコードで構成され
る。なお、和音名データは前記オブリガード音高
データの読み出しに伴なつて読み出されるもの
で、前記タイミングデータは、同時に発音すべき
オブリガード音のオブリガード音高データが後述
するデータメモリ１４に転送された後の該データ
メモリ１４における記憶アドレスに対応するもの
である。 外部記録手段１２に記録された上記各データ
は、楽音データ入力装置１３にシリアルデータの
形で読み取られる。楽音データ入力装置１３は読
み取つたシリアルデータをパラレルデータに変換
し、メロデイ音高データ、メロデイ符長データ、
オブリガード音高データ、オブリガード符長デー
タおよび和音データをデータメモリ１４に供給す
るとともに、マークデータDM₁〜DM₅を含む書
込制御データをRAM（ランダム、アクセス・メ
モリ）書込制御回路１５に供給する。 データメモリ１４は各データ群毎に記憶領域を
有し、各データ群の対応する記憶領域への書込お
よび記憶領域からの読出は各記憶領域に対応する
アドレス信号を出力する５つのカウンタ１６ａ〜
１６ｅからなるアドレスカウンタ１６によつて行
なわれる。 RAM書込制御回路１５は楽曲データ入力装置
１３からデータメモリ１４に供給される各データ
群を、データメモリ１４の各データに対応する記
憶領域別に書き込み制御するもので、まず楽曲デ
ータ入力装置１３からマークデータDM₁を入力
すると、メロデイ音高データの記憶領域に対応す
るアドレスカウンタ１６のカウンタ１６ａを動作
可能にし、前記楽曲データ入力装置１３からメロ
デイ音高データが送出される毎に該カウンタ１６
ａをカウントアツプさせる。カウンタ１６ａはそ
の計数値をアドレス信号としてデータメモリ１４
に出力し、アドレス信号の示すアドレスにメロデ
イ音高データを書き込む。なお、RAM書込制御
回路１５は、マークデータDM₁を入力すると同
時に前記カウンタ１６ａのアドレス信号がメロデ
イ音高データの記憶領域の先頭アドレスを示すよ
うに該カウンタを初期セツトする。 このようにして全てのメロデイ音高データの書
込が終了すると、RAM書込制御回路１５はマー
クデータDM₂を入力し、前記と同様にしてデー
タメモリ１４のメロデイ符長データに対応する記
憶領域に該記憶領域の先頭アドレスからメロデイ
符長データを書き込む。以下、RAM書込制御回
路１５はマークデータDM₃，DM₄，DM₅を入力
する毎に、マークデータに対応する記憶領域に、
該記憶領域の先頭アドレスからオブリガード音高
データ、オブリガード符長データ、和音データを
書き込む。 次に、データメモリ１４に全ての自動演奏デー
タが書き込まれた後、スタートスイツチ１７を投
入した場合について説明する。 スタートスイツチ１７が投入されると、RAM
読出制御回路１８はアドレスカウンタ１６の各カ
ウンタがそれぞれ対応する記憶領域の先頭アドレ
スを指示するようにアドレスカウンタ１６を初期
セツトし、続いてデータメモリ１４からメロデイ
の第１音、第２音に対応するメロデイ音高データ
およびメロデイ符長データ、オブリガードの第１
音に対応するオブリガード音高データおよびオブ
リガード符長データを順次読み出すべくアドレス
カウンタ１６を制御する。 すなわち、RAM読出制御回路１８は、メロデ
イ音高データおよびメロデイ符長データの記憶領
域に対応するアドレスカウンタ１６のカウンタ１
６ａ，１６ｂを動作可能にし、該各カウンタ１６
ａ，１６ｂのアドレス信号に基づいてデータメモ
リ１４からメロデイの第１音に対応するメロデイ
音高データおよびメロデイ符長データを読み出
し、続いて各カウンタ１６ａ，１６ｂをカウント
アツプしてメロデイの第２音に対応するメロデイ
音高データおよびメロデイ符長データを読み出
す。同様にして、オブリガード音高データおよび
オブリガード符長データの記憶領域に対応するア
ドレスカウンタ１６のカウンタ１６ｃ，１６ｄを
動作可能にし、該各カウンタ１６ｃ，１６ｄをカ
ウントアツプさせることによりオブリガードの第
１音に対応するオブリガード音高データおよびオ
ブリガード符長データを読み出す。 なお、RAM読出制御回路１８は、アドレスカ
ウンタ１６のカウンタ１６ａおよび１６ｂをカウ
ントアツプする毎に次メロデイ読出要求信号
MNRを出力し、アドレスカウンタ１６のカウン
タ１６ｃおよび１６ｄをカウントアツプする毎に
次オブリガード読出要求信号ONRを出力する。
また、RAM読出制御回路１８は、和音データの
記憶領域に対応するアドレスカウンタ１６のカウ
ンタ１６ｅを高速駆動し、オブリガード音高デー
タおよびオブリガード符長データの読み出し時に
データメモリ１４から全ての和音データを読み出
す。 データ出力回路１９は和音サーチ回路１９ａを
含み、データメモリ１４から読み出される各デー
タのうち、オブリガード音高データON１、オブ
リガード符長データOL１、および和音名データ
CH１を和音・オブリガードデータ取出回路２０
０に出力し、メロデイ音高データMN２およびメ
ロデイ符長データML２をメロデイデータ取出回
路１００に出力する。なお、和音サーチ回路１９
ａはオブリガード音高データを読み出す際にアド
レスカウンタ１６のカウンタ１６ｃから出力され
るアドレス信号に基づいて、データメモリ１４か
ら高速で読み出される和音データの中から前記ア
ドレス信号と同一アドレスを示す和音データのタ
イミングデータをサーチし、このタイミングデー
タと一対の和音名データCH１を出力する。 メロデイデータ取出回路１００はデータ出力回
路１９からメロデイ音高データMN２およびメロ
デイ符長データML２が加えられ、RAM読出制
御回路１８から次メロデイ読出要求信号MNRが
加えられ、後述するテンポ制御回路５００からテ
ンポクロツクTCLが加えられており、これらの
信号に基づいて演奏すべきメロデイ音（１音符先
行するメロデイ音）のメロデイ音高データMN１
およびメロデイ符長データML１、演奏されてい
るメロデイ音のメロデイ音高データMNおよびメ
ロデイ符長データML、テンポ制御回路５００か
らのテンポクロツクの出力を停止するために用い
られる停止指令信号MP、およびデータメモリ１
４からのメロデイデータ（メロデイ音高データお
よびメロデイ符長データ）の読出指令信号MLU
を取り出すものである。 第３図は上記メロデイデータ取出回路１００の
詳細構成例を示したもので、RAM読出制御回路
１８からメロデイデータの読み出しに伴なつて次
メロデイ読出要求信号MNRが加えられると、ラ
ツチ回路１０１および１０２はそれぞれデータ出
力回路１９から加えられているメロデイ音高デー
タMN２およびメロデイ符長データML２をラツ
チし、ラツチ回路１０３および１０４はそれぞれ
ラツチ回路１０１および１０２で前回ラツチされ
たメロデイ音高データMN１およびメロデイ符長
データML１をラツチし、メロデイ符長カウンタ
１０５はリセツトされる。なお、スタートスイツ
チ１７の投入直後においては、２つのメロデイデ
ータの読み出しに伴つて信号MNRは１回出力さ
れているため、ラツチ回路１０１および１０２で
ラツチされたメロデイ音高データMN１およびメ
ロデイ符長データML１はそれぞれこれから演奏
しようとするメロデイの第１音目に対応し、ラツ
チ回路１０３および１０４は無音高データ（第１
表に示されるキーコード以外のバイナリコード）
および無符長データ（全て“０”）をラツチして
いる。 ラツチ回路１０１でラツチされたメロデイ音高
データMN１はテンポ修正度制御回路３００、テ
ンポ制御回路５００および表示装置２０に加えら
れ、ラツチ回路１０２および１０３でラツチされ
たメロデイ符長データML１およびメロデイ音高
データMNはそれぞれテンポ修正度制御回路３０
０に加えられ、ラツチ回路１０４でラツチされた
メロデイ符長データMLは比較器１０６のＢ入
力、テンポ修正度制御回路３００およびテンポ制
御回路５００に加えられる。 表示装置２０は各鍵毎に配設されたランプから
構成され、入力するメロデイ音高データMN１に
対応するランプを点灯することによつて押下すべ
き鍵を表示する。したがつて、表示装置２０はメ
ロデイ音高データMN１によつてメロデイの第１
音目に対応する鍵を点灯表示している。 比較器１０６は、テンポクロツクTCLを計数
するメロデイ符長カウンタ１０５から下位２ビツ
トを除く上位ビツトのパラレル出力が符長データ
としてＡ入力に加えられており、Ａ入力とＢ入力
に加えられる各符長データを比較し、これらが一
致したときメロデイ符長一致信号MLEQを出力
する。この場合、メロデイ符長カウンタ１０５は
信号MNRによつてリセツトされ無符長データを
出力しているため（リセツト後メロデイ符長カウ
ンタ１０５には３つのテンポクロツクTCLが加
えられるが、４番目のテンポクロツクTCLが後
述する停止指令信号MP（第４図ｄ参照）によつ
て停止されているため）、比較器１０６は一致信
号MLEQ（“１”）（第４図ｃ参照）をアンド回路
１０７に加え、アンド回路１０７を動作可能にす
る。 メロデイ符長カウンタ１０５はリセツト後３つ
のテンポクロツクTCLを入力し（第４図ａ参
照）、その下位２ビツトの出力がともに“１”と
なつているため、アンド回路１０８はアンド回路
１０７を介して信号“１”を出力する。したがつ
てアンド回路１０７は、メロデイ符長カウンタ１
０５に４番目のテンポクロツクTCLが加わるま
で前記信号“１”を停止指令信号MP（第４図ｄ
参照）としてテンポ制御回路５００に出力すると
ともに、アンド回路１０９に出力する。 ここで、メロデイの第１音目に対応するメロデ
イ演奏が演奏時点t_KONで行なわれ（第４図ｂ参
照）、テンポ制御回路５００から符長カウンタ１
０５のリセツト後４番目のテンポクロツクTCL
が出力されると、アンド回路１０９は、このテン
ポクロツクTCLをメロデイデータの読出指令信
号MLU（第４図ｅ参照）としてRAM読出制御回
路１８に出力する。 RAM読出制御回路１８は読出指令信号MLU
を入力すると、アドレスカウンタ１８のカウンタ
１８ａおよび１８ｂを直ちにカウントアツプして
メロデイの第３音目に対応するメロデイデータを
データメモリ１４から読み出すとともに、次メロ
デイ読出要求信号MNR（第４図ｆ参照）を出力
する。 これにより、ラツチ回路１０１および１０２は
それぞれメロデイの第２音目に対応するメロデイ
音高データMN１およびメロデイ符長データML
１を出力し、ラツチ回路１０３および１０４はそ
れぞれメロデイの第１音目に対応するメロデイ音
高データMNおよびメロデイ符長データMLを出
力する。表示装置２０は、ラツチ回路１０１から
出力されるメロデイの第２音目に対応するメロデ
イ音高データMN１により次に押下すべき鍵を点
灯表示し、比較器１０６はＢ入力にラツチ回路１
０４から出力されるメロデイの第１音目に対応す
るメロデイ符長データMLを入力する。 比較器１０６は、Ａ入力にメロデイ符長カウン
タ１０５から前記メロデイ演奏時点t_KON後の時間
に対応する符長データが加えられており、これら
の符長データが一致した時点t₀から前記と同様に
メロデイ符長一致信号MLEQを出力する（第５
図ｃ参照）。そして、アンド回路１０７は信号
MLEQが出力された後、テンポ制御回路５００
からメロデイ符長カウンタ１０５に３番目のテン
ポクロツクTCLが出力されると停止指令信号MP
（第５図ｄ参照）を出力し、アンド回路１０９は
４番目のテンポクロツクTCLが出力されると読
出指令信号MLU（第５図ｅ参照）を出力する。な
お、第５図ｂに示すように演奏時点t_KONが一致時
点t₀よりも早い場合には、メロデイ一致信号
MKEQによつて一致時点t₀後の４番目以降のテ
ンポクロツクTCLは停止されないようになつて
いる。 このようにしてメロデイデータ取出回路１００
は、メロデイ演奏毎に、１音符先行するメロデイ
音のメロデイ音高データMN１およびメロデイ符
長データML１、演奏されているメロデイ音のメ
ロデイ音高データMNおよびメロデイ符長データ
ML、停止指令信号MP、およびメロデイ読出指
令信号MLUを取り出す。 和音・オブリガードデータ取出回路２００は、
データ出力回路１９からオブリガード音高データ
ON１、オブリガード符長データOL１および和
音名データCH１が加えられ、RAM読出制御回
路１８から次オブリガード読出要求信号ONRが
加えられ、後述するテンポ制御回路５００からテ
ンポクロツクTCLが加えられており、これらの
信号に基づいて前記メロデイデータ取出回路１０
０と同様にして自動演奏されるオブリガード音の
オブリガード音高データON、自動演奏される和
音・ベース音に対応する和音名データCH、およ
びデータメモリ１４からのオブリガードデータ
（オブリガード音高データおよびオブリガード符
長データ）の読出指令信号MLUを取り出すもの
である。 第６図は上記和音・オブリガードデータ取出回
路２００の詳細構成例を示すもので、RAM読出
制御回路１８からオブリガードデータの読み出し
に伴つて次オブリガード読出要求信号ONRが加
えられると、ラツチ回路２０１，２０２および２
０３はそれぞれデータ出力回路１９から加えられ
るオブリガード音高データON１、和音名データ
CH１、およびオブリガード符長データOL１をラ
ツチし、またオブリガード符長カウンタ２０４は
この信号ONRによつてリセツトされる。なお、
スタートスイツチ１７の投入直後においては、信
号ONRは出力されていないため、ラツチ回路２
０１および２０３ではオブリガードの第１音目に
対応するオブリガード音高データON１およびオ
ブリガード符長データOL１はラツチさせていず、
またラツチ回路２０２ではオブリガードの第１音
目とともに発音される和音を示す和音名データ
CH１もラツチされていない。ラツチ回路２０３
では無符長データ（全て“０”）がラツチされて
いる。 ラツチ回路２０３でラツチされたオブリガード
符長データOL（無符長データ）は、比較器２０５
のＢ入力に加えられる。比較器２０５のＡ入力に
は、テンポクロツクTCLを計数するオブリガー
ド符長カウンタ２０４から下位２ビツトを除く上
位ビツトのパラレル出力が符長データとして加え
られる。比較器２０５はＡ入力とＢ入力に加えら
れる各符長データを比較し、これらが一致したと
きオブリガード一致信号OLEQを出力する。オブ
リガード符長カウンタ２０４は、前記メロデイ符
長カウンタ１０５と同様に無符長データを出力し
ているため、比較器２０５は一致信号OLEQをア
ンド回路２０６に加え、アンド回路２０６を動作
可能にする。 オブリガード符長カウンタ２０４は、リセツト
後３つのテンポクロツクTCLを入力し、その下
位２ビツトの出力がともに“１”となつているた
め、アンド回路２０７はアンド回路２０６を介し
て信号“１”を出力する。 ここで、メロデイの第１音目に対応するメロデ
イ演奏が行なわれ、テンポ制御回路５００から符
長カウンタ２０４のリセツト後４番目のテンポク
ロツクTCLが出力されると、アンド回路２０８
は、このテンポクロツクTCLをオブリガードデ
ータの読出指令信号OLUとしてRAM読出制御回
路１８に出力する。 RAM読出制御回路１８は読出指令信号OLUを
入力すると、アドレスカウンタ１８のカウンタ１
８ｃおよび１８ｄを直ちにカウントアツプしてオ
ブリガードの第２音目に対応するオブリガードデ
ータをデータメモリ１４から読み出すとともに、
次オブリガード読出要求信号ONRを出力する。 この信号ONRにより、ラツチ回路２０１はオ
ブリガードの第１音目に対応するオブリガード音
高データON１をラツチし、これをオブリガード
音高データONとして出力する。このオブリガー
ド音高データONは前述した発音チヤンネル割当
回路３（第１図）に加えられるため、スピーカ１
０では第１音目のオブリガード音が発音される。
また、ラツチ回路２０２はオブリガードの第１音
目とともに発音される和音を示す和音名データ
CH１をラツチし、これを和音名データCHとし
て従音形成回路５およびベース音形成回路６に出
力し、ラツチ回路２０３はオブリガードの第１音
目に対応するオブリガード符長データOL１をラ
ツチし、これを現在演奏されているオブリガード
音の符長データOLとして比較器２０５のＢ入力
に出力する。また、信号ONRによりオブリガー
ド符長カウンタ２０４はリセツトされる。 比較器２０５はＢ入力に符長データOLが加え
られ、Ａ入力にオブリガード符長カウンタ２０４
からリセツト後の時間に対応する符長データが加
えられており、これらの符長データが一致したと
き前記と同様にオブリガード符長一致信号OLEQ
を出力する。そして、アンド回路２０６は信号
OLEQが出力された後、テンポ制御回路５００か
らオブリガード符長カウンタ２０４に３番目のテ
ンポクロツクTCLが出力されると、アンド回路
２０８を動作可能にし、アンド回路２０８は４番
目のテンポクロツクTCLが出力されると、この
テンポクロツクTCLを読出指令信号OLUとして
出力する。 このようにして和音・オブリガードデータ取出
回路２００は、メロデイ演奏が行なわれテンポ制
御回路５００からテンポクロツクTCLが出力さ
れていると、上記オブリガード音高データON、
和音名データCH、およびオブリガードデータ読
出指令信号OLUを取り出す。 テンポ修正度制御回路３００は、演奏すべき音
符の演奏難易度を検知し、この演奏難易度に対応
するテンポ修正度データ（テンポ修正寄与率デー
タ）TMPCをテンポ制御回路５００に出力して
テンポ制御回路５００における前記音符の演奏に
基づくテンポ修正を制御するものである。 第７図は上記テンポ修正度制御回路３００の詳
細構成例を示したもので、演奏難易度を検知する
ための６つの検知器３０１〜３０６と加算器３０
７とから構成されている。検知器３０１〜３０６
は、それぞれ第３表に示すように演奏すべき音符
のメロデイ音高データMN１あるいはメロデイ符
長データML１がいずれの演奏難易度区分に属す
るかに応じて演奏難易度に対応するデータ（「０」
〜「３」）を出力する。

【表】 すなわち、音高差検知器３０１は、減算器と上
記第３表に示す演奏難易度区分および該区分に対
応するデータを記憶するリードオンリイメモリ
（ROM）とを有し、減算器によつてメロデイ高
音データMNとMN１との音高差データの絶対値
をとり、この絶対値と前記ROMの演奏難易度区
分とを比較し、一致した演奏難易度区分に対応す
るデータを出力する。第３表から明らかなよう
に、音高の変化が大きい場合には押鍵が難しいの
で、音高変化が大きい程、テンポ修正寄与率デー
タTMPCを形成する上記データを小さい値にす
る。 白／黒鍵検知器３０２は、白鍵に対応するキー
コードを記憶するROMを有し、入力するメロデ
イ音高データMN１がROMの記憶データと一致
する場合には「２」を示すデータを出力し、一致
しない場合には「０」に対応するデータを出力す
る。すなわち、黒鍵は白鍵に比べて押鍵が難しい
ので、演奏すべき鍵が黒鍵の場合にはテンポ修正
寄与率データTMPCを形成する上記データを小
さい値にする。 符長基検知器３０３は、音高差検知器３０１と
同様に減算器と第３表に示す演奏難易度区分およ
び該区分に対応するデータを記憶するROMとを
有し、減算器によつてメロデイ符長データMLと
ML１との符長差データの絶対値をとり、この絶
対値と前記ROMの演奏難易度区分とを比較し、
一致した演奏難易度区分に対応するデータを出力
する。すなわち、符長変化が大きい場合にはタイ
ミングがとりにくいので、符長変化が大きい程、
テンポ修正寄与率データTMPCを形成する上記
データを小さい値にする。また、この回路は前回
符長との変化比を検出するようにすることもでき
る。 符長検知器３０４は、第３表に示す演奏難易度
区分および該区分に対応するデータを記憶する
ROMを有し、入力するメロデイ符長データML
１と前記演奏難易度区分とを比較し、一致した演
奏難易度区分に対応するデータを出力する。すな
わち、符長が非常に長い場合または短い場合は、
タイミングがとりにくいので、４分音符長を基準
にして、これよりも符長が長い程または短い程、
テンポ修正寄与率データTMPCを形成する上記
データを小さくする。 音高頻度検知器３０５および符長頻度検知器３
０６はそれぞれ演奏すべき音符のメロデイ音高デ
ータMN１およびメロデイ符長データML１の楽
曲中における出現頻度に応じてデータ「０」〜
「３」を出力するもので、音高頻度検知器３０６
および符長頻度検知器３０７にはそれぞれメロデ
イ音高データMN１およびメロデイ符長データ
ML１の他に出現頻度サーチ回路４００から音高
頻度および符長頻度を検知するための音高データ
MNFおよび符長データMLFが加えられるように
なつている。 ここで、第８図に示す出現頻度サーチ回路４０
０の詳細構成例を参照して出現頻度サーチ回路４
００について説明する。 この出現頻度サーチ回路４００はコントロール
回路４０１、ワーキングメモリ（RAM）４０
２、音高頻度順レジスタ４０３、および符長頻度
順レジスタ４０４から構成されている。コントロ
ール回路４０１は、まずデータメモリ１４が外部
記録手段１２からの楽曲データの読取完了後、デ
ータメモリ１４からメロデイ音高データおよびメ
ロデイ符長データを高速で順次読み出すように
RAM読出制御回路１８に制御信号を送出する。
ワーキングメモリ４０２は、データメモリ１４か
ら高速で読み出されたメロデイ音高データおよび
メロデイ符長データを各音高データ別、各符長デ
ータ別に計数し、その計数値（出現回数）を蓄え
る。ワーキングメモリ４０２に各音高データ、各
符長データの出現回数が蓄積されると、コントロ
ール回路４０１はそれぞれ出現回数の多い順に７
つの音高データおよび符長データを音高頻度順レ
ジスタ４０３および符長頻度順レジスタ４０４に
順次格納する。音高頻度順レジスタ４０３および
符長頻度順レジスタ４０４に格納された音高頻度
順の音高データMNFおよび符長頻度順の符長デ
ータMLFは、それぞれ音高頻度検知器３０５お
よび符長頻度検知器３０６からの読出データ
MNFRおよびMLFRによつて読み出される。 音高頻度検知器３０５は、メロデイ音高データ
MN１を入力すると、読出データMNFRをコン
トロール回路４０１に出力して音高頻度順レジス
タ４０３から出現頻度の高い順に音高データ
MNFを入力し、メロデイ音高データMN１を順
次入力する音高データMNFと比較することによ
り、第３表に示す音高出現頻度順位（演奏難易度
区分）に対応するデータを出力する。 符長頻度検知器３０６も音高頻度検知器３０５
と同様にしてメロデイ符長データML１を入力す
ると、読出データMLFRをコントロール回路４
０１に出力して符長頻度順レジスタ４０４から出
現頻度の高い順に符長データMLFを入力し、メ
ロデイ符長データML１を順次入力する符長デー
タMLFと比較することにより、第３表に示す符
長出現頻度順位（演奏難易度区分）に対応するデ
ータを出力する。 すなわち、音高頻度検知器３０５および符長頻
度検知器３０６は、それぞれメロデイ音高データ
MN１およびメロデイ符長データML１の楽曲中
における出現頻度が高い程、テンポ修正寄与率デ
ータTMPCを形成するデータを大きくする。こ
れは、楽曲中における出現頻度が高い程、その演
奏に慣れるからである。 上記各検知器３０１〜３０６から出力される演
奏難易度に対応するデータは加算器３０７に加え
られる。加算器３０７はこれらのデータを加算
し、この加算値を演奏難易度に対応するテンポ修
正寄与率データTMPCとしてテンポ制御回路５
００に出力する。なお、上記テンポ修正寄与率デ
ータTMPCは「０」〜「17」の値を示すデータ
であり、演奏が難しい程小さい値をとる。 テンポ制御回路５００は、テンポ修正寄与率デ
ータTMPCの他に、メロデイデータ取出回路１
００からメロデイ音高データMN１、メロデイ符
長データMLおよび停止指令信号MPが加えられ、
RAM読出制御回路１８から次メロデイ読出要求
信号MNRが加えられ、更にメロデイ音高データ
取出回路４から鍵盤１での押鍵に基づくメロデイ
音高データMMNが加えられており、これらの信
号に基づいてテンポクロツクTCLの発生を停止
制御するとともに、テンポクロツクTCLの周波
数を制御するものである。なお、メロデイ音高デ
ータ取出回路４は、押鍵検出回路２から時分割的
に入力するキーコードKCのうち、キーオン信号
KONの立ち上がり時に入力するキーコードKCの
みをメロデイ音高データMMNとして取り出す。 第９図は上記テンポ制御回路５００の詳細構成
例を示したもので、選択スイツチ５０１および５
０２の操作状態に応じてこの発明に係るテンポ制
御を行なう。 選択スイツチ５０１は、メロデイ一致信号
MKEQの立ち上がり条件を選択するもので、選
択スイツチ５０１の接点５０１ａ，５０１ｂおよ
び５０１ｃにはそれぞれオア回路５０３の出力、
比較器５０４の出力および微分回路５０６の出力
が加えられている。オア回路５０３はメロデイ音
高データMMN（６ビツトのバイナリーコード
（第１表参照））のオア条件をとるため、鍵盤１で
いずれかの鍵が押下（エニイキーオン）される
と、その押鍵時に信号“１”を出力する。なお、
鍵盤１の鍵域には６ビツト全てが“０”のキーコ
ードに対応する鍵は含まれていない。比較器５０
４は、１音符先行する音符のメロデイ音高データ
MN１および鍵盤１での押下鍵を示すメロデイ音
高データMMNが加えられるようになつており、
これらの音高データが一致したとき、すなわち鍵
盤１で適正な鍵が押下されたとき信号“１”を出
力する。微分回路５０６は、鍵盤１以外のキース
イツチである自己復帰型スイツチ５０５がオンさ
れ信号“１”を入力すると、この信号“１”の立
ち上がり微分をとつて接点５０１ｃに出力する。
なお、自己復帰型スイツチ５０５はワンキーブレ
イ時に利用されるものである。 したがつて、選択スイツチ５０１は、その可動
接点５０１ｄを接点５０１ａに接続すると、鍵盤
１でいずれかの鍵が押下されたとき信号“１”を
出力し、接点５０１ｂに接続すると押鍵一致があ
つたとき信号“１”を出力し、接点５０１ｃに接
続すると自己復帰型スイツチ５０５の投入時に信
号“１”を出力する。 選択スイツチ５０１から出力される信号“１”
は、オア回路５０７を介してアンド回路５０８に
加えられる。アンド回路５０８の他の入力には、
次メロデイ読出要求信号MNRを反転するインバ
ータ５０９の出力が加えられているが、次メロデ
イ読出要求信号MNRは、第４図ｆおよび第５図
ｆに示すようにメロデイ読出指令信号MLUの直
後に出力されるため、メロデイ一致検出時にはア
ンド回路５０８は動作可能になつている。したが
つて、選択スイツチ５０１から出力される信号
“１”は、オア回路５０７、アンド回路５０８を
介してＤフリツプフロツプ５１０に加えられる。 Ｄフリツプフロツプ５１０は入力する信号
“１”を所定時間遅延してこれをメロデイ一致信
号MKEQ（“１”）として出力する。このメロデイ
一致信号MKEQは、オア回路５０７、アンド回
路５０８を介してＤフリツプフロツプ５１０に帰
還されるため、次メロデイ読出要求信号MNRが
出力されるまで保持される（第４図ｂおよび第５
図ｂ参照）。 選択スイツチ５０２は、その可動接片５０２ｄ
を接点５０２ａ，５０２ｂ、および５０２ｃのい
ずれかに接続することによつて、第４表に示すよ
うにテンポ修正寄与率制御回路５１１の固定モー
ド、複数可変モードおよび単一可変モードのいず
れか１つを選択するものである。テンポ修正寄与
率制御回路５１１は、選択モードに応じて演算回
路５１２における演算を指示するもので、選択モ
ードが複数可変モードまたは単一可変モードの場
合には、更にテンポ修正寄与率データTMPCの
値に応じて異なつた演算を指示する。

【表】 演算回路５１２は、４種類の演算機能を有し
（第４表参照）、Ａ入力およびＢ入力に加えられる
データをテンポ修正寄与率制御回路５１１によつ
て指示される演算に基づいて処理する。ここで、
Ａ入力に加えられるデータをＡ、Ｂ入力に加えら
れるデータをＢとすると、演算回路５１２は、次
の演算、 Ａ＋3B／４、Ａ＋Ｂ／２、3A＋Ｂ／４ Ａ（寄与なし） のいずれか１つの演算を行なう。 次に、テンポ制御回路５００の動作について説
明する。自動演奏開始前には、ラツチ回路５１
３，５１４および５１５は、それぞれ基準テンポ
クロツクの周波数情報（テンポデータ）をラツチ
している。また、カウンタ５２３は計数値が前記
テンポデータと一致するようにプリセツトされて
いる。 ラツチ回路５１３および５１４でラツチされた
テンポデータは、それぞれ演算回路５１２のＡ入
力およびＢ入力に加えられる。演算回路５１２は
前述したようにテンポ修正寄与率制御回路５１１
によつて指示される演算に基づいて前記２入力を
演算処理する。なお、この場合、いずれの演算が
行なわれてもその演算値は基準テンポクロツクの
テンポデータと一致する。演算回路５１２から出
力されるテンポデータは、リミツタ５１６を介し
てラツチ回路５１３および５１５に加えられる。
ここで、リミツタ５１６は、演算回路５１２から
出力されるテンポデータの最大値および最小値を
制限するものである。 ラツチ回路５１５は前述したように予め基準テ
ンポクロツクのテンポデータをラツチし、これを
比較器５１７に加えている。比較器５１７の他の
入力には高速クロツクパルスφを計数するカウン
タ５１８から計数値がテンポデータとして加えら
れており、比較器５１７は２入力データが一致し
たとき、信号“１”をアンド回路５１９に出力す
る。 アンド回路５１９は他の入力に高速クロツクパ
ルスφが加えられているため、比較器５１７から
信号“１”が加えられたときのみ、このクロツク
パルスφをラツチ回路５１５のロード入力LD、
カウンタ５１８のリセツト端子Ｒ、およびアンド
回路５２０に出力する。 これにより、ラツチ回路５１５はリミツタ５１
６から入力するテンポデータをラツチしてこれを
比較器５１７に出力し、またカウンタ５１８はリ
セツトされ再び高速クロツクパルスφを計数して
この計数値を比較器５１７に出力する。したがつ
て、比較器５１７はラツチ回路５１５から加わる
テンポデータに対応する周期で一致信号“１”を
出力する。 アンド回路５２０は、他の入力にオア回路５２
１の出力が加えられている。オア回路５２１はメ
ロデイ一致信号MKEQと停止指令信号MPを反転
するインバータ５２２の出力とのオア条件をとる
もので、信号MKEQおよび信号MPがそれぞれ第
５図ｂおよび第５図ｄの場合には常に信号“１”
を出力し、信号MKEQおよび信号MPが第４図ｂ
および第４図ｄの場合には、信号MPの立ち上が
りから信号MKEQの立ち上がりまでの時間を除
いて信号“１”を出力する。すなわち、オア回路
５２１は、正規の演奏時点t₀よりも実際の演奏時
点t_KONが早い場合には常に信号“１”を出力し、
遅い場合には信号MPの立ち上がり（正規の演奏
時点t₀から３番目のテンポクロツクが出力された
時点）から実際の演奏時点t_KONまで信号“０”を
出力する。 アンド回路５２０はオア回路５２１のオア条件
が成立しているとき動作可能となり、アンド回路
５１９から周期的に加わる高速クロツクパルスを
テンポクロツクTCLとして出力する。もち論、
オア回路５２１が信号“０”を出力しているとき
は、前記テンポクロツクTCLの発生は停止され
る。すなわち、オア回路５２１の出力によつてテ
ンポクロツクTCLの発生が停止制御される。 ここで、メロデイの第１音目に対応する演奏が
行なわれメロデイ一致信号MKEQが出力される
と、微分回路５２４はこの信号MKEQを微分し、
その立ち上がり時にパルス信号をラツチ回路５１
３および５１４のロード端子LDに加える。ラツ
チ回路５１３はリミツタ５１６から加わるテンポ
データをラツチし、ラツチ回路５１４はカウンタ
５２３から加わるテンポ修正データをラツチす
る。なお、カウンタ５２３は前述したように予め
基準テンポクロツクのテンポデータがプリセツト
されている。したがつて、ラツチ回路５１３およ
び５１４にラツチされるテンポデータはともに基
準テンポクロツクのテンポデータである。 一方、メロデイ一致信号MKEQがオア回路５
２１を介してアンド回路５２０に加わり、アンド
回路５２０からテンポクロツクTCLが出力され
ると、直ちにメロデイデータ取出回路１００から
はメロデイデータ読出指令信号MLUが出力され
RAM読出制御回路１８からは次メロデイ読出要
求信号MNRが出力される。この信号MNRは、
インバータ５０９およびカウンタ５２３のリセツ
ト端子Ｒに加えられる。これにより、信号
MKEQは“０”となり、カウンタ５２３はリセ
ツトされる。また、メロデイデータ取出回路１０
０からはメロデイの第１音目に対応するメロデイ
符長データMLが可変分周器５２５に出力され
る。 可変分周器５２５は入力するメロデイ符長デー
タMLに対応する分周比で高速クロツクパルスφ
を分周出力するもので、この可変分周器５２５か
ら分周出力されるクロツクの周期は入力するメロ
デイ符長データMLの示す符長に比例する。例え
ば、４分音符に対応する符長データMLに基づい
て分周出力されるクロツクの周期は、８分音符に
対応する符長データMLに基づいて分周出力され
るクロツクの周期の２倍となる。 可変分周器５２５から出力されるクロツクはア
ンド回路５２６を介してカウンタ５２３のクロツ
ク入力CKに加えられる。アンド回路５２６の他
の入力にはナンド回路５２７の出力が加えられて
いる。ナンド回路５２７はカウンタ５２３からラ
ツチ回路５１４に出力される計数値（バイナリコ
ード）のナンド条件をとるもので、通常信号
“１”を出力してアンド回路５２６を動作可能に
し、カウンタ５２３の全てのビツト出力が“１”
になるとアンド回路５２６に信号“０”を出力し
てアンド回路５２６からのクロツクの出力を阻止
する。 ここで、メロデイの第２音目に対応する演奏が
行なわれ、メロデイ一致信号MKEQが出力され
ると、ラツチ回路５１３および５１４はこの信号
MKEQの立ち上がり時に入力するテンポデータ
をラツチする。このとき、ラツチ回路５１４がラ
ツチするテンポデータは、カウンタ５２３の計数
値であり、その値は前記演奏時点が正規の演奏時
点よりも早いときには小さい値となり、遅いとき
には大きい値となる。ラツチ回路５１４によつて
ラツチされたテンポデータは、テンポ修正データ
として演算回路５１２のＢ入力に加えられる。 演算回路５１２は、前述したようにテンポ修正
寄与率制御回路５１１によつて指示される演算に
基づいて２入力データの演算処理を行なう。今、
選択スイツチ５０２の可動接片５０２ｄが接点５
０２ｂに接続されテンポ修正寄与率制御回路５１
１の複数可変モードが選択されると、テンポ修正
寄与率制御回路５１１は、メロデイの第２音目に
対応する音符の演奏が難しい程（テンポ修正寄与
率データTMPCの値が小さい程）、第４表に示す
ようにＢ入力に加わるテンポ修正データによるテ
ンポ修正寄与率が低くなる演算を指示する。 すなわち、初心者にあつては演奏が難しい程、
演奏時点が大幅にずれることが考えられるが、こ
の場合にはカウンタ５２３から出力されるテンポ
修正データによる現テンポデータへのテンポ修正
寄与率を低くしているため、現テンポデータが大
幅に変更されるといつたことがなくなる。 このようにして、テンポ制御回路５００は、テ
ンポクロツクTCLの発生を制御するとともに、
テンポクロツクの周波数を制御している。 なお、この実施例では演奏の難易度を検知する
ために６つの検知器を用いたが、これらのうちい
ずれか１つまたは２〜５つの検知器の組み合わせ
からなる検知器によつて演奏の難易度を検知して
もよい。 また、符長検知器３０４は符長の長短を同等に
扱つたが、所定の音符長（例えば４分音符長）よ
りも短い符長のみを検知するようにしてもよく、
同様に、符長差検知器３０３は符長差の絶対値を
検知しているが、符長データMLよりも符長デー
タML１が小さい場合のみ符長差を検知してもよ
い。また、音高差検知器３０１および符長差検知
器３０３は、２音符間の音高差および符長差を検
知しているが、２音符よりも大きい音符数の音符
間における平均音高差および平均符長差を検知し
てもよい。更に、音高頻度検知器３０５および符
長頻度検知器３０６は、複数音符列の出現頻度を
検知するようにしてもよい。 また、この実施例では過去の制御テンポデータ
と今回の測定テンポデータ（テンポ修正データ）
により、新たな制御テンポデータを形成したが、
昭和55年特許願第78784号のように過去の複数回
の測定テンポデータと今回の測定テンポデータに
基づいて新たな制御テンポデータを形成するよう
にしてもよい。この場合、過去の複数回の測定テ
ンポデータの平均と基準テンポデータとを比較す
ることにより今回の測定テンポデータの寄与率を
制御する。 また、押鍵一致進行の代わりに、エニイキーオ
ンまたはワンキープレイによつて自動演奏を進行
させる場合には、自動演奏によるメロデイ演奏を
行なうとよい。この場合、メロデイデータ取出回
路１００から取り出したメロデイ音高データMN
を発音チヤンネル割当回路３に入力させることに
より容易に実現することができる。 以上説明したようにこの発明によれば、演奏す
べき音符の演奏難易度に応じて測定したテンポ修
正データによる現テンポデータへのテンポ修正寄
与率を制御することができる。これにより、演奏
進行中、難しい箇所で押鍵タイミングが大きくず
れた場合でも、テンポが大幅に変更されず、特に
初心者にとつて極めて有効なテンポ制御が実現で
きる。

【図面の簡単な説明】

第１図はこの発明を適用した電子楽器の一実施
例を示すブロツク図、第２図はこの発明に利用さ
れる自動演奏データの一例を示すデータフオーマ
ツト、第３図はこの発明に係るメロデイデータ取
出回路の詳細例を示すブロツク図、第４図および
第５図は、それぞれこの発明に係る各信号のタイ
ミングチヤート、第６図はこの発明に係る和音・
オブリガードデータ取出回路の詳細例を示すブロ
ツク図、第７図はこの発明に係るテンポ修正度制
御回路の詳細例を示すブロツク図、第８図はこの
発明に係る出現頻度サーチ回路の詳細例を示すブ
ロツク図、第９図はこの発明に係るテンポ制御回
路の詳細例を示すブロツク図である。 １……鍵盤、８……楽音形成回路、１０……ス
ピーカ、１３……楽曲データ入力装置、１４……
データメモリ、１５……RAM書込制御回路、１
６……アドレスカウンタ、１７……スタートスイ
ツチ、１８……RAM読出制御回路、１９……デ
ータ出力回路、２０……表示装置、１００……メ
ロデイデータ取出回路、２００……和音・オブリ
ガードデータ取出回路、３００……テンポ修正度
制御回路、４００……出現頻度サーチ回路、５０
０……テンポ制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 演奏操作手段と、 少くとも前記演奏操作手段での演奏に対応する
   演奏データを記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から演奏デ
   ータを読み出す読出手段と、 前記読出手段によつて読み出された演奏データ
   と前記演奏操作手段での演奏に対応する演奏デー
   タとからテンポ修正データを形成し、該テンポ修
   正データに基づいて前記読出手段の読出しテンポ
   を前記演奏操作手段での演奏テンポに対応して自
   動的に追従制御するテンポ制御手段と、 演奏すべき音符の演奏難易度を ａ 演奏すべき音符とそれより前の音符との音高
   差、 ｂ 演奏すべき音符とそれより前の音符との符長
   差、 ｃ 演奏すべき音符に対応する鍵が白鍵か、黒鍵
   か、 ｄ 演奏すべき音符の符長、 ｅ 演奏すべき音符の音高の楽曲中における出現
   頻度、 ｆ 演奏すべき音符の符長の楽曲中における出現
   頻度、 等の少なくとも１つの条件に基づき検出する検出
   手段と、 該検出手段で検出された演奏難易度に対応して
   前記テンポ制御手段におけるテンポ修正データに
   よるテンポ修正の度合を制御するテンポ修正度制
   御手段と を具えた電子楽器。 ２ 前記テンポ修正データは、前記読出手段によ
   つて読み出された演奏データの演奏タイミングに
   対応する速度で前記演奏操作手段での演奏操作時
   間の間隔を計測することによつて形成されるデー
   タである特許請求の範囲第１項記載の電子楽器。 ３ 鍵盤と、 少なくとも前記鍵盤での演奏に対応する演奏デ
   ータを記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から演奏デ
   ータを読み出す読出手段と、 前記読出手段によつて読み出された演奏データ
   に基づいて押下すべき鍵を表示する表示装置と、 前記読出手段によつて読み出された演奏データ
   と前記鍵盤での演奏に対応する演奏データとから
   テンポ修正データを形成し、該テンポ修正データ
   に基づいて前記読出手段の読出しテンポを前記鍵
   盤での演奏テンポに対応して自動的に追従制御す
   るテンポ制御手段と、 演奏すべき音符の演奏難易度を、 ａ 演奏すべき音符とそれより前の音符との音高
   差、 ｂ 演奏すべき音符とそれより前の音符との符長
   差、 ｃ 演奏すべき音符に対応する鍵が白鍵か、黒鍵
   か、 ｄ 演奏すべき音符の符長、 ｅ 演奏すべき音符の音高の楽曲中における出現
   頻度、 ｆ 演奏すべき音符の符長の楽曲中における出現
   頻度、 等の少なくとも１つの条件に基づき検出する検出
   手段と、 該検出手段で検出された演奏難易度に対応して
   前記テンポ制御手段におけるテンポ修正データに
   よるテンポ修正の度合を制御するテンポ修正度制
   御手段と を具えた電子楽器。 ４ 前記読出手段は、１音符先行する演奏データ
   を前記表示装置に読み出す特許請求の範囲第３項
   記載の電子楽器。