JPS63290120A

JPS63290120A - ディジタル形保護継電器

Info

Publication number: JPS63290120A
Application number: JP62122525A
Authority: JP
Inventors: Hachihiro Itou; 伊藤　八大; Junichi Inagaki; 順一稲垣
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-05-21
Filing date: 1987-05-21
Publication date: 1988-11-28
Anticipated expiration: 2012-07-30
Also published as: JP2635593B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はデイジタル形保護継電器、特にリレー入力部に
点検監視用信号を印加し、この点検監視用信号に対する
応答を検出することによシ、前記すレー入力部の点検を
行なうデイジタル形保護継電器に関する。

（従来の技術）デイジタル形保護継電器は系統の電気量をサンプリング
した後ディジタル量に変換し、これを用いてマイクａコ
ンピュータにてｒイノタル処理を行なって、リレー動作
を行なう。

第６図にデイジタル形保護継電器の入力部の一般的構成
を示す、第６図において、系統の電流。

電圧入力データは補助変成器ｌを介して入力し。

フィルタ部２に加えられる。フィルタ部２はフィルタ３
及びサンプルホールド回路４により構成される。フィル
タ部２に加えられた電流、電圧データはフィルタ３によ
って不要調波成分を除去した後、サンプルホールド回路
４によシ一定のサンプリング周波数でサンプリングされ
る。ＣＰＵ７ｉｉＡ／Ｄ変換器６よシ出力される系統の
電流、電圧データのディノタル値をもとに保護演算を行
ない、系統故障の検出及びトリップ指令の出力等の保護
継電動作を行なう。

第７図は従来の点検方法を説明する構成例図であり、入
力として第１．第２．第３の各電流を用いる例を示して
いる。第７図において、符号ｌ〜７は第６図と対応して
おシ、１ｍ、２ｂなどにおける添字ａ、ｂ、ｅは夫々第
１．第２．第３の電流用を意味している。また８ｍ、３
ｂ、８ｃはＣＰＵ　７からの点検指令ＣＫよって入力を
切換える入力切換器、９Ｆ１所定の値の点検用信号ｌを
つくシ出す点検用信号発生部である。点検用信号発生部
９は第８図（〜に示すように、変電所内電源１０などに
より、所定の値の点検用信号工をつくり出す点検用補助
変成器１１かもなる既知例や、第８図（ｂ）　Ｋ示すよ
うに、発振器を主たる構成要素とする点検用発振回路１
２からなる既知例などがある。

そして通常の運用状態時では、入力切換器８は入力端子
ｒＵＪを選択して系統からの電流、電圧データＩ、Ｖを
フィルタ３に対して出力する。また点検時はＣＰＵ　７
は入力切換器８に対して点検指令Ｃを出力し、点検端子
をｒＵＪから「Ｉ」に切換える。これによりフィルタ３
の入力には既知の大きさの点検用信号Ｉが印加される。

この点検用信号Ｉは前述した手順により、フィルタ３．
サンプルホールド回路４．マルチプレクサ５．い変換器
６によ）順次処理され、最終的くはＣＰＵ　７にディジ
タルデータの形で出力される。ＣＰＵ　７は前記各デー
タよシ点検用信号Ｉの振幅値ある−は位相などを演算に
よって求め、予め設定されている点検用信号の大きさあ
るいは位相などと演算結果とが一致することを検証する
ことＫより、入力部の動作点検を行なう。

第９図はＣＰＵ　７の処理を示すフローチャートである
・点検時は先ずステップ３９１においてＣＰＵ　７は各
入力切換−ａ　８　ｍ　、　８　ｂ　、　８　ｃに対し
て点検指令Ｃを出力し、点検端子をｒＵＪからｒ　Ｉ　
ＪＫ切換える。これによりフィルタ３ｍ、３ｂ及び３Ｃ
の入力には既知の大きさの点検用信号Ｉが印加される。

この点検用信号Ｉは前述した手順により、フィルタ３ａ
、３ｂないし３ｅ、サングルホールド回路４ｍ、４ｂな
いし４ｃ、マルチプレクサ５゜Ａ／Ｄ変換器６によりて
順次処理され、最終的にＣＰＵ　７にディジタルデータ
の形で出力される。

ＣＰＵ　７はこれらのディジタルデータが揃うまでステ
ラ７’Ｓ９２で時間待ちした後、ステラｆＳ　９３にお
いて前記各データを読取り、ステップ８９４におｈて前
記各データよシ点検用信号ＩＣ）振幅値Ｉ、Ｉ、及びＩ
ｃを演算によって求める。そしてステップＳ９５におい
て、予め設定されている点検用信号の大きさＩｒｅｆと
演算結果ｆ１１．．Ｉｅとを比較し、その差Δａ、Δｂ
及びΔＣ１即ち、ＩＩａ−Ｉｒｅｆ”ｌｌ−１１及びｌ
Ｉｃ　−工ｒｅｆｌを求める。差Δａ。

ｂ　　　　　ｒ＠ｆ Δｂ、Δ七　が予め設定された許容範囲Δ１１ｍ１ｔを
越えるか否かをステラ７’Ｓ９６．Ｓ９９，５９１２で
判定し、ステップ８９７，８９８，８９１０゜８９１１
．８９１３．８９１４において、Δａ、Δｂ。

ΔＣに対応して、第１．第２．第３の入力部点検不良信
号ｊ’＠　−ｆｂ＊　ｆ＠として、前記許容範囲Δ１１
ｍ１ｔを越えた場合、即ち、不良であると判定された場
合にはｒｌＪを、越えなかった場合、即ち、正常である
と判定された場合には「０」を夫々出力する。

以上の方法によりディジタル形保護継電器入力部、特に
フィルタ３及びサンプルホールド回路４からなるフィル
タ部２の特性点検を行なうことができる。

（発明が牌決しようをする問題点）上記した従来方法では点検信号発生部の不良、例えば点
検信号の出力停止などが生じた場合に、予め設定されて
いる点検用信号の大きさと演算結果とが一致しないため
に、下記のような不具合が発生する。

■実際には点検信号発生部の不良であるにも拘らず、フ
ィルタ部の点検不良というように検出される。これはリ
レーの不良部位識別能力を低下させ、保守性の面から好
ましくない。

■フィルタ部不良検出時にはリレーをロツ・りし誤動作
出力が出ないような対策が通常とられるが、フィルタ部
が正常でリレー機能に異常がないにも拘らず１点検信号
発生部の不良時にリレーをロックすることになシ、これ
は過剰目ツクであプ系統保℃上好ましくない。

上記■、■の不具合を防止するには１点検信号発生部の
不良を検出する監視回路を追加すれば良いが、これでは
ノ１−ドクエアの複雑化によるリレーの信頼性低下なら
びに大形化を招くことになる。

本発明は上記問題点を解決するためになされたものであ
り、点検信号発生部の不良を検出でき。

したがって不良部位の識別能力が高く、且つ信頼性の高
いディジタル形保護継電器を提供することを目的として
いる。

〔発明の構成〕

（問題点を解決するための手段）本発明では、点検用信号を出力する点検用信号発生部を
備え、前記点検用信号をリレー入力部に設けた複数のフ
ィルタ部に印加し１点検用信号に対する応答状態を検出
することＫよシ、前記複数のフィルタ部の点検を行なう
デイノタル保護継電器において、前記フィルタ部のうち
で同時に複数個が点検不良となった場合ＫＦｉ前記点検
信号発生回路の不良と判断する点検手段を備えるように
構成した・（作用）点検周期は通常１日程度であり、１回の点検周期内に複
数のフィルタが同時に故障することは回路の信頼性上極
めて希である。したがって複数のフィルタ部の不良が検
出された場合には、フィルタの不良とは判定せず１点検
信号発生部の不良であると判定するようにした。

（実施例）以下図面を参照して実施例を説明する。

３１１１図は本発８１１によるディジタル形保護継電器
の入力部点検方式を説明する一実施例の構成図であシ、
従来例同様に入力が電流３量の場合の例である。帛１図
において符号ｌから９まで及び添字ａ、ｂ、ｅは第７図
の場合と同様である。

ＣＰＵ　７から出力される第１の電流入力部点検不良信
号へは第１．第３及び第４のＡＮＤ手段ＡＮＤＩ。

ＡＮＤ３　、ＡＮＤ４に入力され、同じ（ＣＰＵ　７か
ら出力される第２の電流入力部点検不良信号ｆ、は第１
．第２及び第５のＡＮＤ手段ＡＮＤＩ　、ＡＮＤ２　、
ＡＮＤ５　Ｋ入力され。

第３の電流入力部点検不良信号ｆｃは第２．＠３及び第
６のＡＮＤ手段ＡＮＤ２　、ＡＮＤ３　、ＡＮＤ６　Ｋ
入力される。

前記第１．第２．第３のＡＮＤ手段ＡＮＤＩ　、ＡＮＤ
２　、ＡＮＤ　３の出力は第１Ｃ）ＮＯＲ手段Ｎ０ＲＩ
に人力される。＃！ｌのＮＯＲ手段Ｎ０ＲＩの出力、即
ち、入力部不良出力許可信号Ｓは、第４　、＠ｓ　、第
６のＡＮＤ手段ＡＮＤ４．ＡＮＤ５゜ＡＮＤ６及び第１
１２）　ＮＯＴ手段Ｎ０ＴＩに入力される。そして第４
．第５．第６　ＯＡＮＤ手段ＡＮＤ４　、ＡＮＤ５　、
ＡＮＤ６及び第１ＯＮＯＴ手段Ｎ０ＴＩは夫々第ｔ、＠
ｚ＊第３の電流入力部点検不良出力Ｆ、　、　Ｆ、　、
　Ｆ、　　及び点検信号発生部不良Ｆ。、ａを出力する
。その他？構成は第７図と同様である。又、ＣＰＵ７で
の処理は第７図の場合と同様であり、第１Ｏ図のフロー
チャートとなる。

以下に第１図と第１Ｏ図とを用いて本発明による点検処
理を説明する。第１図において、系統の第１．第２及び
第３の電流入力データは、補助変成器１．ａ、ｌｂ及び
ｌｅを介して入力し、入力変換器Ｂｍ、８ｂ及び８Ｃを
経てフィルタ部２＆。

２ｂ及び２０に加えられる０通常の運用状態時では、入
力切換器８ｍ、８ｂ、８ｃは入力端子ｒＵｊを選択して
系統からの電流データ！、！ｂ、Ｉｅｔｈフィルタ３　
’　＊　３　ｂ　＠　３　ｅ　Ｋ対して出力する。そし
てフィルタ３ｍ、３ｂ、３＠では電流データから不要調
波成分を除去した後、サンプルホールド回路４ｍ、４ｂ
、４ｅを介して一定のサンプリング周波数でサンプリン
グされる・とこでサンプリングされた電流データはマル
チプレクサ５により順次選択されてＡ／Ｄ変換器６に送
られ、ディジタル蓋に変換される。ＣＰＵ７はＡ／Ｄ変
換器６よシ出力される系統の電流データのディジタル値
をもとに保護演算を行ない、系統故障の検出及びトリッ
プ指令の出力等の保護継電動作を行なう。

次に点検時のＣＰ（Ｊ　７の動作を第９図の２０−チヤ
ードに付した番号に従って説明する０点検時は、先ずス
テップＳ９１においてＣＰＵ　７は入力切換器８ｍ、８
ｂ、８ｃに対して点検指令Ｃを出力し、点検端子をｒＵ
Ｊから「工」に切換える。これによりフィルタ３ｍ、３
ｂ、３ｃの入力には既知の大きさの点検用信号Ｉが印加
される。この点検用信号Ｉは前述した手順により、フィ
ルタ３ｍ。

３ｂ＠３ｅｅサングルホ一ルド回路４　ａ　ｇ　４　ｂ
　＊４Ｃ，マルチグレクサ５　、　Ａ／Ｄ変換器６によ
って順次処理され、最終的にＣＰＵ　７にディジタルデ
ータの形で出力される。ＣＰＵ　７はこれらのディジタ
ルデータが揃うまでステップ８９２にて時間待ちＬｌ後
、ステップＳ９３において前記各データを読取り、ステ
ップ８９４において前記各データより点検用信号工の振
幅値Ｉ、Ｉ、、ＩＣを演算によって求める。そしてステ
ップ８９５において、予め設定されている点検用信号の
大きさ”ｒｅｆと演算結果Ｉ、、Ｉｂ、Ｉ、とを比較し
、その差Δａ、Δｂ、Δｃ、Ｒｐち。

Ｉａ−”ｒｅｆ　ｌ’Ｉｂ−’ｒｅｆｔ及びＩ”ｅ−１
ｒａｆｌ　　を求める・差Δ＆、Δｂ、ΔＣが予め設定
された許容範囲ｄ１１ｍ１　ｔを越えるか否か奢ステッ
プ８９６　、８９９　、８９１２で判定する。前記した
各差Δ島、Δｂ、ΔＣの各々が許容範囲４１１ｍ１ｔを
越えた場合、即ち、不良であると判定された場合には入
力部点検不良信号ｆ１ｆＢ　ｓｆ　を「１」とし、越え
なかった場合、即ち、正常であると判定された場合には
前記ｆ＠ＪｂＪｃを「０」とする。

そして前記第１．第２．第３の入力部点検不良信号ｆ、
ｆｂ、ｆｅの全てが「０」、即ち、全ての入力部が正常
であると判定された場合、あるい＃ｉ１つだけが「ｌ」
、即ち、何れか１つの入力部だけが不良でその他は正常
゛であると判定された場合には、前記第１．第２．第３
のＡＮＤ手段ＡＮＤＩ　、ＡＮＤ２．ＡＮＤ３の出力が
全てｒＯＪとなる。従って、前記した第１　ＯＮＯＲ手
段Ｎ０ＲＩの出力（入力部点検不良出力許可信号Ｓ）が
「ｌ」となるため、第４．第５．第６　ＯＡＮＤ手段Ａ
ＮＤ４　、ＡＮＤ　５　、ＡＮＤａ６為らは、各入力部
点検不良信号ｆ、　、ｆｂＪｅがそのまま出力されて、
これが入力部点検不良出力Ｆ、Ｆ、、Ｆ、となる。

次に、第１．第２．第３の入力部不良信号ｆ１ｆ、Ｊｅ
のうち複数がｒｌＪとなった場合、即ち、複数の入力部
が不良と判定された場合について説明する。

−例として第１及び第２の入力部不良信号ｆ、及びｆｂ
がｒｌＪとなった場合について説明する。他の場合、即
ち、ｆ、とｆｅが「ｌ」となった場合、あるいはｆｌと
ｆｃがｒｌＪとなった場合についても同様であるので、
それについては説明を省略する。

そこで、第１．第２の入力部不良信号ｆ１及びｆｂ　カ
ｒ　ｌ　Ｊとなると、前記第１　ＯＡＮＤ手段、ＡＮＤ
　ｌの出力がｒｌＪとなる。このｒｌＪ出力は第１のＮ
ＯＲ手段Ｎ０ＲＩに入力され、その出力である入力部不
良出力許可信号Ｓが「０」になる。この入力部不良出力
許可信号Ｓは第４．第５．第６のＡＮＤ手段ＡＮＤ４　
、　ＡＮＤ　５　、　ＡＮＤ６及びｉＥ　ｌ　（Ｄ　Ｎ
ＯＴ手段Ｎ０ＴＩに人力され、その結果、前記第１．第
２．第３の入力部点検不良出力Ｆ＆、Ｆ、　、Ｆｃは全
て「０」になり点検用信号発生部不良出力Ｆ。、ｅはｒ
ｌＪとなる・上記実施例によればフィルタ部の点検監視
に際し４回の点検で同時に複数のフィルタ部不良が検出
された場合には点検用信号発生部の不良と児なしフィル
タ部不良としては検出しないようにしている。このこと
によシネ良部位の識別能力が高く、信頼性が高くなる。

ｇ２図は本発明の他の実施例の構成図であシ、点検方式
にりｈての最終検出部分のみを示し、その他の部分は前
記第１図と同様であるため省略する。

そして本実施例では入力部点検不良信号ｆ＆ｅｆ６ｒｆ
１は第４．第５．第６のＡＮＤ手段ＡＮＤ４　、　ＡＮ
Ｄ５　、ＡＮＤ６へ入力すると共に、第１　（Ｄ　ＮＡ
ＮＤ手段ＮＡＮＤＩへ入力するよう構成した点に構成上
の特徴を有している。

この場合の動作は次のようになる。入力部点検不良信号
ｆａ　ｓ　ｆｂ＃　ｆｃ　ｑ）何れか１つでも「０」の
場合、即ち、少なくとも１つが正常と判定された場合に
は、前記第１　（Ｄ　ＮＡＮＤ手段ＮＡＮＤＩの出力〔
入力部点検不良出力許可信号Ｓ〕が（−１」となるため
、第４、第５．第６のＡＮＤ手段ＡＮＤ４　、ＡＮＤ５
　、ＡＮＤ６からは。

入力部点検不良信号ｆａ　＃　ｆｂｓ　ｆｅがそのまま
出力されてＦ、Ｆ、、Ｆ、となシ、又、爲ｌのＮＯＴ手
段Ｎ０ＴＩの出力（点検用信号発生部不良出力）ＦＯｌ
ｅはｒＯＪとなる。

次に、入力部点検不良信号ｆａ　ｅ　ｆＢ　＊Ｚｃの全
てがｒｌＪの場合、即ち、全ての入力部が不良であると
判定された場合には、第１　ｆ）　ＮＡＮＤ手段ＮＡＮ
ＤＩの出力（入力部点検不良出力許可信号Ｓ）が「０」
となるため、第４．第５．第６のＡＮＤ手段ＡＮＤ４゜
ＭＯＳ　、ＡＮＤ６の各出力は「０」となり、第五のＮ
ＯＴ手段Ｎ０ＴＩの出力（点検用信号光生部不良出力）
ＦＯｌｅはｒｌＪとなる。

上記実施例によれば入力部の３つが全て点検不良である
と判定された場合にのみ、入力部点検不良とはせず１点
検用信号発生部不良であると判定できる。

第３図は本発明の更に他の実施例の構成図であシ、フィ
ルタ部の数が４つの場合に適用した例を示している。し
たがってＣＰＵ　７から出力される入力部点検不良信号
が４つのフィルタ部に対応して。

ｆｉｌ−第４の入力部点検不良信号ｆａ　ｅｆＢ　ｓ　
ｆ　ｃ　−ｆｄの４つとなる。そして、第８＃第９．第
１０．第１１のＡＮＤ手段ＡＮＤ８　、ＡＮＤ９　、Ａ
ＮＤＩ　Ｏ、ハＤｌｌには夫々、ｒｆ、Ｊ、ＪｃＪ　、
　ｒｆ、、ｆｂ、ｆｄＪ　、　ｒｆ、Ｊｅａｆ４Ｊ　、
　＃、。

Ｚａ　＊　ｆｒＩ　Ｊ　Ｋ示されるような３つずつの入
力部点検用信号が人力されている。第８〜ｔ１４１１の
かの手段ＡＮＤ８〜ＡＮＤＩＩの出力は第２のＮＯＲ手
段Ｎ０Ｒ２へ入力され、その出力が入力部点検不良出力
許可信号Ｓとなる０本実施例の作用は第２図に示した実
施例とはぼ同様であるので説明は省略する。

上記実施例によれば４つのフィルタ部のうち何れか３つ
あるいは４つ全てが点検不良と判定された場合には、入
力部点検不良出力が出力されずに。

点検用信号光生部不良出力が出力される。

第４図は本発明の更に他の実施例の構成図であシ、常時
監視によるＡ／Ｄ変換器不良信号’ａｄ及びマルチブレ
フサ不良信号ｆ。１．工と組合せた例である。

前記Ａ／Ｄ変換器不良出力’ａｄ及び前記マルチブレフ
サ不良信号ｆｆ１ｌｌｐ工は常時は「０」であるが、　
Ａ／Ｄ変換器６及びマルチブレフサ５の不良が発生した
場合にそれらの不良が周知の常時監視方式（例えば、電
気Ｓ同研究第４１巻第４号６０頁〜７０頁「５−１常時
監視」Ｋ書かれているような方法）によって検出され、
「ｌ」が出力されるものであシ１詳細な説明は省略する
。

本実施例の場合はＡ／Ｄ変換器不良信号’ａｄ及びマル
チルクサ不良信号’ｍｐｘが第２及び第３のＮＯＴ手段
Ｎ０Ｔ２及びＮ０Ｔ３を介して第２のＮＡＮＤ手段ＮＡ
ＮＤ２へ入力されているため、　Ａ／Ｄ変換器不良信号
’ａｄとマルチブレフサ不良信号ｆｍｐＸの両方が「０
」。

即ち、常時監視の結果Ａ／Ｄ変換器とマルチブレフサの
両方が正常であると判定された場合には、前述の第３図
に示した実施例の場合と全く変わることなく動作するが
、何れか一方、あるいは両方がｒｌＪの場合には、第２
のＮＡＮＤ手段ＮＡＮＤ　２の出力（入力部点検不良出
力許可信号Ｓ）がｒｌＪに固定されているため、全ての
フィルタ部が不良であると判定して出力する。要するに
全てのフィルタ部が点検不良である七判定された場合で
めっても。

点検用信号発生部９の不良とは見なさない。したがって
第２図に示した実施例よシも更に不良部うの識別能力が
高く、よシ信頼性が高くなる。

上記各実施例においては点検結果の判定をノ・−ドウエ
ア（論理回路を用いた回路構成）によって検出する場合
について説明したが、第５図のフローチャートに示され
るようにソフトウェアにて行なってもよい、なおこの場
合社第１０図のフローチャートに示したＣＰＵ　Ｔの点
検処理の後、ＣＰＵ７は第５図のフローチャートに従り
て出力を処理を行なう。

先ずステップ８５１において、第１．第２．第３の各入
力部点検不良信号ｆ、ｅｆ、、ｆ４．が全てｒｌＪであ
るか否かを調べ、全てｒｌＪであればステップ８５２へ
移りて、各゛入力部点検不良出力Ｆ１Ｆ、。

Ｐｃを「０」にすると共に１点検用信号発生部不良出力
Ｆ。、ＣをｒｌＪにする。又、前記した３つの入力部点
検不良信号ｆ、Ｊｂａｆｅの少なくとも１つがｒＯＪの
場合には、ステップＢ５３において、入力部点検不良信
号ｆ、Ｊ、Ｊ１！七同じ値をＦ、、　Ｆ、　、　Ｆ。

として出力し１点検用信号発生部不良出力としてｒＯＪ
を出力する。

上記説明から明らかなようにソフトウェアによって点検
結果を判断できる１以上の各実施例においては、入力部
点検不良出力あるいは点検用信号発生部不良出力を夫々
出力するよう構成しているが、これらを出力すると同時
にＣＰＩＪ７における他の処理、例えばリレー演算など
に用いても、あるいは出力しなくとも、更には一括出力
など種々の組合せとして出力してもよい。

以上の各実施例においてはフィルタ部が３つの場合及び
４つの場合について示したが、フィルタ部の数はこれに
限定されることなくいくつであってもよい、又１点検用
信号発生部が不良であると見なす場合として、フィルタ
部が２つ、３つ、あるいは全数不良と判定された場合と
して説明したが、フィルタ部の数は複数でありさえすれ
ば、その数にようないことを明らかである。更に、上記
各実施例では入力が電流３量あるいは４量の場合につい
て述べたが、これに限定されることなく。

如何なる電気量の組合せでもよいことも勿論である。

〔発明の効果〕

以上説明した如く、本発明によればディジタル保護継電
器のフィルタ部の点検監視に際し、１回の点検で複数の
フィルタ部不良が検出された場合には点検用信号発生部
の不良とみなしてフィルタ部の不良を検出しないように
構成したので、不良部位の識別能力が高く、信頼性の高
り保護継電器を安価に提供できる。

【図面の簡単な説明】

第１図は本発明によるディジタル形保護継電器の一実施
例の構成図、第２図は他の実施例の構成図、第３図は更
に他の実施例の構成図、第４図は更に他の実施例の構成
図、第５図は点検結果の判定をソフトウェアにて行なう
場合の処理を示すフローチャート、第６図はディジタル
形保護継電器の入力部の構成の説明図、第７図は従来の
フィルタ部点検方式を説明する構成例図、第８図は点検
用信号発生部の構成例図、第９図はフィルタ部点検方式
を説明するためのフローチャートである。１　ｍ　ｌ　ａ　ｍ　ｌ　ｂ　＊　１　ｅ　−−−補助
変成器２　、２　ｍ　、　２　ｂ　、　２　ｃ−−−フ
イ＃り部３　ａ　３　＆　ｇ　３　ｂ　、　３　ｅ　”
−フィルタ４．４ｍ、４ｂ、４ｃ・・・サンプルホール
ド回路５・・・マルチブレフサ　　６・・・Ａ／Ｄ変換
器７・−ＣＰＵ８　、８　ｍ　、　８　ｂ　、　８　ｃ　・・・入力切
換器９・・・点検用信号発生部　１０・・・変電所内電
源１１・・・点検用補助変成器１２・・・点検用発振回路。

Claims

【特許請求の範囲】

（１）点検用信号を出力する点検用信号発生部を備え、
前記点検用信号をリレー入力部に設けた複数のフィルタ
部に印加し、点検用信号に対する応答状態を検出するこ
とにより、前記複数のフィルタ部の点検を行なうデイジ
タル形保護継電器において、前記フィルタ部のうちで同
時に複数個が点検不良となった場合には前記点検信号発
生回路の不良と判断する点検手段を備えたことを特徴と
するデイジタル形保護継電器。
（２）点検対象である全フィルタ部が点検不良となった
時のみ、点検信号発生回路の不良と判断することを特徴
とする特許請求の範囲第１項記載のデイジタル形保護継
電器。
（３）点検対象である全フィルタ部のうちで複数個が点
検不良となり、かつその他の機器の不良が検出されない
時のみ、点検信号発生回路の不良と判断することを特徴
とする特許請求の範囲第１項記載のデイジタル形保護継
電器。