JPS6361856B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野） 本発明は、保護継電装置、特に点検機能を具備
した保護装置が点検入力によつて影響されること
なく、かつ伝送装置を含めた系全体の良否も判定
できる保護継電装置に関するものである。

〔発明の技術的背景〕

近年、超高圧系統の重要幹線においても多端子
電力系統が計画され、保護方式が電流差動原理を
主体とし、各端子の電流情報伝送方式が異なる、
例えばデジタル電流差動リレー装置、又はFM電
流差動リレー装置等が開発されている。これらの
装置はいずれも原理上、各端子間の電流、電圧量
を伝送し合う必要があり、且つ点検機能を具備し
ているのが一般的であることから、点検時の点検
電流、電圧の相手端子への影響を考慮する必要が
ある。

即ち、点検は実施しようとする端子から点検電
流、電圧を入力した場合、相手端子にも電流、電
圧が送信され、相手端子のリレーに影響を及ぼし
て不要応動を招くことが考えられる。以下この点
について詳記する。

第１図は電流差動リレー装置により２端子系統
を保護する場合の構成を示す。第１図において、
送電線１の両端子Ａ，Ｂの電流変換器２Ａ，２Ｂ
より送電線に流れる電流i_A，i_Bが各端子の電流差
動リレー装置３Ａ，３Ｂに取込まれる。今、点検
端子をＡ端子とした場合、電流i_Aに点検電源から
の電流i_TSが重畳して電流（i_A＋i_TS）となり、伝送
装置４Ａを介して相手端子Ｂに伝送される。同時
に相手端子Ｂからは電流i_Bが伝送装置４Ｂ，４Ａ
を介して電流差動リレー装置３Ａに伝送されて取
込まれる。各々の端子Ａ，Ｂで検出される差電流
分i_dは、 i_d＝i_A＋i_TS＋i_B ……(1) である。従つて、常時の負荷状態にある時は（i_A
＋i_B＝０）であるから、点検電流が差電流分とな
る。又、上記例は電流量の場合であるが、電圧量
の点検に関しても同様である。

即ち、点検端子Ａでは常時の系統電圧を点検電
圧V_TSに切換え、相手端子Ｂに伝送されるが、電
圧の位相角によつて応動するリレーにあつては、
点検電圧と系統電圧の位相が応動し得る位相状態
になることも考えられる。

例えば第２図に示すようなＢ端子とＡ端子の電
圧は常時は相差角程度内の位相差状態にあるが、
脱調等の系統異常には相差角が180゜をよぎること
を利用して、第２図のαからβ、βからαの領域
をV_Aが移動したことによつて脱調と判定するリ
レーが上記の例に該当する。即ち、第３図におい
て非点検端子の電圧V_Bに対して、Ａ端子の電圧
は常時の相差角程度から180゜以上離れた点検電圧
に切換えられることがある。

このような不要応動を防止するため、従来第４
図で示すような処置が行なわれている。なお、図
では点検端子をＡ端子としている。図において、
Ａ端子の電流差動リレー装置３Ａから点検指令信
号が伝送装置４Ａ，４Ｂを介してＢ端子の電流差
動リレー装置３Ｂに送信される。相手Ｂ端子の電
流差動リレー装置３Ｂでは、Ａ端子からの点検入
力i_TSによつて影響を受けるリレーを不動作側に
処理するか、もしくはしや断器引外し回路をロツ
クするかして、その処理が確認されたことをＡ端
子に返送する。Ａ端子では上記返送された信号が
届いたことを条件に点検電流を入力するように制
御している。電圧量に関しても同様に考えればよ
く、Ｂ端子ではＡ端子からの点検端子によつて影
響を受けるリレーをロツクする等の処理が必要で
ある。

〔背景技術の問題点〕

第４図からわかるように、Ａ端子においてはＡ
端子の点検電流、電圧量がＢ端子へ正確に伝送さ
れたか否かはわからない。即ち、Ｂ端子では点検
指令を受信し、リレーロツク等の処理後、点検確
認信号を送信するのみであつて、受信したＡ端子
の電流、電圧が所定のデータであるかが検証され
ないままである。

このように、電力系統の複数の端子の電流、電
圧情報を用いて電力系統を保護することを目的と
した保護継電装置において、いずれか１端子で点
検を行なう場合、他の端子では前記点検端子から
の点検指令継続中、リレーロツク等の処理を行な
うのみで、受信した点検データのチエツクが行な
われないため、データの正否についての確認を常
時監視等の処理にのみ頼らざるを得ない。

〔発明の目的〕

本発明は上記問題点を解決することを目的とし
てなされたものであり、点検端子から点検指令を
受信した点検データの正否チエツクを行ない、伝
送路及び伝送装置を含めた総合的な点検制御が可
能な保護継電装置を提供することを目的としてい
る。

〔発明の概要〕

本発明では点検端子から点検指令を受信した場
合、受信した点検データにより影響を受けるリレ
ーを不動作側に処理して点検確認信号を点検端子
に返送するよう構成された保護継電装置におい
て、受信したデータが所定の範囲内にあるか否か
をチエツクし、これが所定の範囲内にある場合
は、点検端子に対して点検確認信号の送信を停止
し、又、所定範囲外にある場合は、点検端子に対
して点検確認信号の送信を継続し、点検端子にて
受信した前記点検確認信号が一定時間以上継続し
ていることを検出して不良と判定するようにした
ものである。

〔発明の実施例〕

以下図面を参照して実施例を説明する。

第５図は本発明による保護継電装置の一実施例
構成図である。本実施例では電流差動リレーの場
合を示す。なおPCM伝送方式を用いたデジタル
電流差動継電装置の基本的な考え方については、
電気協同研究第32巻第３号、「多端子送電線保護
リレー」にて周知であるので、ここでは主要点に
ついてのみ述べる。

又、図において第１図と同一部分には同一符号
を付して示す。

図において、電流差動リレー装置３Ａは電流差
動リレー３０Ａとインターフエース部３１Ａから
なる。そして電流差動リレー３０Ａは入力変換器
３０１Ａ、フイルター３０２Ａ、サンプリングホ
ールド回路（Ｓ／Ｈ）３０３Ａ、アナログ・デジ
タル変換回路（Ａ／Ｄ）３０４Ａ、データ変換回
路３０５Ａ、データメモリ（RAM）３０６Ａ、
中央演算処理装置（CPU）３０７Ａ、プログラ
ムメモリ（ROM）３０８Ａ、インターフエース
回路（Ｉ／Ｏ）３０９Ａから構成される。

そして電流変成器２Ａを介して導入されるＡ端
電流i_Aは、所定の変換比で電圧量に変換する入力
変換器３０１Ａを介してフイルタ３０２Ａに入力
され、不要な周波数成分を除去してサンプリング
ホールド（Ｓ／Ｈ）回路３０３Ａに取込まれる。
サンプリングホールド（Ｓ／Ｈ）回路３０３Ａの
出力はＡ／Ｄ変換回路３０４Ａを介してデジタル
信号に変換されてデータメモリ（RAM）３０６
Ａに取込まれる。同時に直、並列データを並、直
列データに変換するデータ変換回路３０５Ａを介
して直列送信データS_Aを伝送装置４Ａに送出し
て相手端子Ｂに伝送される。又、相手端子Ｂから
の受信データR_Bはデータ変換回路３０５Ａを介
して点検確認信号Ｂ及び電流i_Bがデータメモリ
（RAM）３０６Ａに取込まれる。このデータメ
モリ（RAM）３０６Ａに取込まれたデータを用
い、プログラムメモリ（ROM）３０８Ａの処理
プログラムにしたがい、中央演算処理装置
（CPU）３０７Ａによつて演算処理が実行され
る。又、電流差動リレーからの点検指令信号も前
記した電流i_Aと共に、データ変換回路３０５Ａを
介して直列送信データS_Aとして相手端子Ｂへ送
信される。又、インターフエース回路３０９Ａか
らの点検入力印加指令によつて補助リレー３１０
Ａが駆動され、インターフエース部３１Ａの接点
３１０Ａ−ａ接点が閉じて点検電源３１１Ａが印
加され、入力変換器３０１Ａに対して点検入力
i_TSが電流i_Aと共に取込まれる。

なお、Ｂ端子にも上記したＡ端子と同一構成が
備えられている。

第６図は上記実施例の一連の処理内容を説明す
るための論理回路図である。そして第６図ａは点
検端子における処理回路、第６図ｂは相手端子に
おける処理回路を示す。

先ず、点検端子であるが、自端子の点検指令に
よつて「１」となる信号６０１Ａと、相手端子か
らの点検確認成立によつて「１」となる信号６０
３Ａとがアンド回路６１に加えられ、その出力を
点検入力印加信号６０２Ａとする。更に点検確認
信号６０３Ａが所定時間T₂以上継続して「１」
となるか否かをタイマー６６Ａによつて検出し、
前記タイマー出力６０４Ａが「１」の場合、又は
自端点検レベルチエツクによつて点検データが所
定の範囲内にある場合に「１」となる信号６０５
Ａが成立しない場合（所定の範囲内にない場合）
にノツト回路６５Ａを介して信号６０６Ａを導出
し、この信号６０６Ａがタイマー６７Ａによつて
連続してT₃以上「１」となつた場合を夫々オア
回路６３Ａによつて検出し、前記オア回路６３Ａ
の出力６０８Ａが「１」の時不良と判定する。

一方、相手端子においては点検端子Ａからの点
検指令を受信して得られる信号６０１Ｂと、点検
指令を受信することで所定のリレーを不動作側に
処理したことにより「１」とする信号６０２Ｂと
をアンド回路６１Ｂに入力してその出力６０４Ｂ
とし、更に、この信号６０４ＢがT₁の時限を有
するワンシヨツト回路６５Ｂに入力して出力６０
５Ｂを得る。なお、T₁なる時限は点検入力条件
が成立して後、実際にリレーに入力して所定のレ
ベルに達するであろう過渡的な時間に略々等し
い。そして前記信号６０４Ｂとワンシヨツト回路
６５Ｂの出力６０５Ｂとをアンド回路６３Ｂに入
力して出力６０６Ｂを得る。更に、前記点検指令
を受信して得られる信号６０１Ｂと、前記受信し
た点検データが所定のレベル範囲内にある時に
「１」となる信号６０７Ｂとをアンド回路６２Ｂ
に入力し、その出力６０８Ｂをノツト回路６６Ｂ
を介して出力６０９Ｂとする。前記６０６Ｂ、即
ち、点検指令を受信し点検入力によつて影響され
る所定のリレーを不動作側に処理した信号と、６
０９Ｂ、即ち、点検指令を受信し点検データが所
定の範囲内にあることで出力を停止した際出力す
る信号とをオア回路６４Ｂに入力し、その出力６
０３Ｂを点検確認信号とする。前記した時限T₁
を有するワンシヨツト回路６５Ｂは、単に６１Ｂ
の出力６０４ＢをT₁だけ引延しているだけで、
点検端子の入力印加条件が一端不成立とならない
ように制御するものである。図中の点検指令６０
１Ａ及び点検確認信号６０３Ｂは、いずれも伝送
装置を介して相手端に送出するよう処理される。

要するに本発明の基本的な考え方は、 (1) 点検端子においては自端子でのレベルチエツ
クと相手端子でのレベルチエツクの良否判定を
行ない、 (2) 相手端子では点検指令により、受信した点検
データのレベルチエツクを行なう ことにあり、伝送路、伝送装置及び非点検端子の
リレーを含む総合的な点検を実施することにあ
る。

次に、レベルチエツクの実施例を簡単に説明す
る。これはいずれも公知のものである。第７図は
電流量の検出構成図、第８図は電圧量の検出構成
図である。

第７図において、系統の負荷電流I_RL，I_SL，I_TL
に対して点検入力印加指令によつて接点３１０Ａ
−ａを動作させ、点検入力i_TSを入力変換器３０
１Ａを介して重畳させて入力する。その結果、下
式に示す所定の条件を満足したか否かを中央演算
処理装置（CPU）によつて診断させる。そして
点検入力印加指令前の負荷電流の値I_RM、I_SM、I_TM
を、先ずデータメモリ（RAM）３０６Ａに格納
しておく。

I_RM＝i_RL、I_SM＝i_SL、I_TM＝i_TL 又、点検入力印加指令後の各相電流値（I_R、I_S、
I_T）は I_R＝i_RL＋i_TS、I_S＝i_SL＋i_TS、 I_T＝i_TL＋i_TS であつて、前記データメモリ（RAM）３０６Ａ
の異なつた所定のエリアに格納され、下式に基づ
いた判定式を満足するか否かを診断する。

｜（I_R−I_RM）−（I_S−I_SM）｜＜ε ｜（I_S−I_SM）−（I_T−I_TM）｜＜ε ｜（I_T−I_TM）−（I_R−I_RM）｜＜ε ……(2) ｜（I_T−I_TM）｜＜Ｋ ……(3) 上記(2)式は各相間の不平衡度を、(3)式は主に点
検電流レベルのチエツクを目的とするものであ
る。

第８図ａにおいて、点検入力印加指令で接点３
１０Ａ−ａを開路して系統電圧V_R，V_Sを切離し、
その後接点３１０Ａ−ａを閉路することにより点
検電圧を入力変換器３０１Ａを介して入力する。
そして第８図ｂに示される如く、電圧波形が所定
のレベルK₀より大なる領域θ₁と、小なる領域θ₂の
大小比が所定の範囲内にあることを確認する。

第９図は動作説明のためのタイムチヤートであ
り、点検が所定の機能を満足した場合である。Ａ
−ａは点検指令であつて送信端ＡからＢ端子へ送
出される。これは受信端ＢでＢ−ａによつて受信
され、Ｂ−ｂによつて該当リレーを不動作側に処
理する。Ｂ−ｃは点検確認であり前記点検指令を
受信しリレーを不動作側に処理した後、一定時間
T₁だけ確認信号を送信する。この点検確認信号
は送信端のＡ−ｂによつて受信され、この受信信
号がT₂以上継続するか否かが検出される。なお
T₂時間以上継続する場合は不良と判定されるが、
この場合T₁時間（T₁＜T₂）であるため不良では
ない。

一方、Ａ−ｂによる点検確認信号の受信と共に
Ａ−ｃで示される点検入力印加がなされ点検電流
又は電圧が入力される。即ち、Ａ−ｅで示される
入力レベルが所定レベルにあるため、自端レベル
チエツクＡ−ｄは良「１」出力となる。又、受信
端において点検端子Ａからの受信データＢ−ｅが
所定のレベルにあるため、Ｂ−ｄで示される如く
受信端レベルチエツクは良「１」となる。要する
に点検確認信号T₁がT₂より小で、かつ送信端及
び受信端で夫々点検入力電気量が所定レベルにあ
ることをもつて点検良と判定するものである。

第１０図は点検不良の場合のタイムチヤートで
ある。Ａ−ａは点検指令であつて送信端ＡからＢ
端子へ送出される。受信端ＢではＢ−ａとして受
信し、Ｂ−ｂによつて該当リレーを不動作側に処
理する。ここで点検確認信号Ｂ−ｃは点検指令を
受信し、リレーを不動作側に処理することによつ
て、T₁時間だけ確認信号を送信するものである。
これはT₁時間に至る前にレベルチエツクが良で
あれば確認信号はT₁時間だけであるが、レベル
チエツクが良となるのがT₁時間を過ぎた場合に
は、前記点検確認信号を強制「１」のままにして
いるため、点検指令受信中継続して「１」のまま
である。なんとなればＢ−ｅの如く受信したＡ端
からの受信データが所定値でないために、Ｂ−ｄ
に示されるレベルチエツクが良と判定できないた
めである。

なお送信端ＡではＡ−ｂによつて点検確認信号
を受信し、Ａ−ｃによつて点検入力印加、Ａ−
ｅ，Ａ−ｄでレベルチエツク良となるが、Ｂ端の
点検確認信号Ｂ−ｃがＡ端の点検指令出力中
「１」であるため、Ａ端の点検確認信号（Ｂ端か
ら送信される）はT₂時間以上継続する。Ａ−ｆ
は点検不良信号であり、自端のレベルチエツクが
所定の時間経過しても良とならないか、又は前記
点検確認信号Ｂ−ｃがT₂時間以上継続した場合
に「１」となるように制御された信号である。要
するにこの場合は点検確認信号Ｂ−ｃがT₂時間
以上継続したために不良と判定されることにな
る。

第１１図は３端子の場合の処理回路例を論理回
路図で示したものである。本実施例の場合、基本
的には第６図の２端子の場合と同じである。した
がつて新たに加わつたＣ端子構成をＢ端子構成と
同一にして付加し、それに伴ないＡ端子にＣ端子
からの点検確認受信部とタイマとをもうけてい
る。なおＣ端子ではＢ端子側の処理と同じ処理を
行なえばよく、一方、点検端子ではＢ端子からの
確認信号とＣ端子からの確認信号とが共に受信成
立した場合に点検入力印加指令を送出するように
処理すればよい。又、不良検出にはＢ端子の確認
信号処理と同様にタイマをもうけ、Ａ、Ｂ、Ｃ各
端子の３オアとして構成すればよい。

〔発明の効果〕

以上説明した如く、本発明によれば点検端から
点検信号を送出し、受信端においてリレーを不動
作処理して返送された信号と、この点検信号が自
端及び相手端において所定のレベルにあるか否か
の信号とにより点検の良否を判定するよう構成し
たので、点検中における相手端リレーの不動作処
理は勿論のこと、伝送回路を含めた総合的な点検
が可能であり、信頼度の高い保護継電装置を提供
できる。

【図面の簡単な説明】

第１図は電流差動リレー装置により２端子系統
を保護する場合のシステム構成図、第２図及び第
３図は印加される点検電圧位相によつて誤動作す
ることを説明するための電圧位相図、第４図は点
検端子からの指令により相手端子のリレーを不動
作側に処理する従来例の説明図、第５図は本発明
による保護継電装置の一実施例構成図、第６図は
第５図の一連の処理内容を説明するための論理回
路図、第７図は電流量のレベルチエツクを説明す
る概略図、第８図は電圧量のレベルチエツクを説
明する概略図、第９図は動作説明のためのタイム
チヤートであり点検良の場合、第１０図は動作説
明のためのタイムチヤートであり点検不良の場
合、第１１図は他の実施例を説明するための論理
回路であり、３端子の場合を示す。 １……送電線、２Ａ，２Ｂ……電流変成器、３
Ａ，３Ｂ……電流差動リレー装置、４Ａ，４Ｂ…
…伝送装置、５Ａ，５Ｂ……しや断器、３０１Ａ
……入力変換器、３０２Ａ……フイルター、３０
３Ａ……サンプリングホールド回路、３０４Ａ…
…アナログデジタル変換回路、３０５Ａ……デー
タ変換回路、３０６Ａ……メモリ回路（RAM）、
３０７Ａ……中央演算処理装置（CPU）、３０８
Ａ……メモリ回路（ROM）、３０９Ａ，３１Ａ
……インターフエース。

Claims (1)

【特許請求の範囲】
1. １ 電力系統に連らなる各端子の電気量を一定周
   期でサンプリングしてサンプリングデータを得る
   サンプリング回路と、前記サンプリングデータを
   デジタルデータに変換するアナログ・デジタル変
   換回路と、前記デジタルデータおよび予定のプロ
   グラムを用いて所定の演算を行なう演算回路と、
   デジタルデータおよび予定のプログラムを記憶す
   る記憶回路を夫々そなえ、前記電力系統の各端子
   のいずれからの点検端子からの点検指令によつて
   各端子の継電要素を不動作側に処理するよう構成
   された保護継電装置において、前記点検端子から
   送信されてくる点検用電気量が所定の範囲内にあ
   るか否かを検出し、その結果の良否を点検端子に
   送信することを特徴とする保護継電装置。