JP2635593B2

JP2635593B2 - ディジタル形保護継電器

Info

Publication number: JP2635593B2
Application number: JP62122525A
Authority: JP
Inventors: 八大伊藤; 順一稲垣
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-05-21
Filing date: 1987-05-21
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPS63290120A

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はデイジタル形保護継電器、特にリレー入力部
に点検監視用信号を印加し、この点検監視用信号に対す
る応答を検出することにより、前記リレー入力部の点検
を行なうデイジタル形保護継電器に関する。

（従来の技術）デイジタル形保護継電器は系統の電気量をサンプリン
グした後デイジタル量に変換し、これを用いてマイクロ
コンピュータにてデイジタル処理を行なって、リレー動
作を行なう。

第６図にデイジタル形保護継電器の入力部の一般的構
成を示す。第６図において、系統の電流，電圧入力デー
タは補助変成器１を介して入力し、フイルタ部２に加え
られる。フイルタ部２はフイルタ３及びサンプルホール
ド回路４により構成される。フイルタ部２に加えられた
電流，電圧データはフイルタ３によって不要調波成分を
除去した後、サンプルホールド回路４により一定のサン
プリング周波数でサンプリングされる。CPU7はA/D変換
器６より出力される系統の電流，電圧データのデイジタ
ル値をもとに保護演算を行ない、系統故障の検出及びト
リップ指令の出力等の保護継電動作を行なう。

第７図は従来の点検方法を説明する構成例図であり、
入力として第1,第2,第３の各電流を用いる例を示してい
る。第７図において、符号１〜７は第６図と対応してお
り、1a,2bなどにおける添字a,b,cは夫々第1,第2,第３の
電流用を意味している。また8a,8b,8cはCPU7からの点検
指令Ｃによって入力を切換える入力切換器,9は所定の地
の点検用信号Ｉをつくり出す点検用信号発生部である。
点検用信号発生部９は第８図（ａ）に示すように、変電
所内電源10などにより、所定の値の点検用信号Ｉをつく
り出す点検用補助変成器11からなる既知例や、第８図
（ｂ）に示すように、発振器を主たる構成要素とする点
検用発振回路12からなる既知例などがある。そして通常
の運用状態時では、入力切換器８は入力端子「Ｕ」を選
択して系統からの電流，電圧データI,Vをフイルタ３に
対して出力する。また点検時はCPU7は入力切換器８に対
して点検指令Ｃを出力し、点検端子を「Ｕ」から「Ｉ」
に切換える。これによりフイルタ３の入力には既知の大
きさの点検用信号Ｉが印加される。この点検用信号Ｉは
前述した手順により、フイルタ3,サンプルホールド回路
4,マルチプレクサ5,A/D変換器６により順次処理され、
最終的にはCPU7にデイジタルデータの形で出力される。
CPU7は前記各データより点検用信号Ｉの振幅値あるいは
位相などを演算によって求め、予め設定されている点検
用信号の大きさあるいは位相などと演算結果とが一致す
ることを検証することにより、入力部の動作点検を行な
う。

第９図はCPU7の処理を示すフローチャートである。点
検時は先ずステップS91においてCPU7は各入力切換器8a,
8b,8cに対して点検指令Ｃを出力し、点検端子を「Ｕ」
から「Ｉ」に切換える。これによりフイルタ3a,3b及び3
cの入力には既知の大きさの点検用信号Ｉが印加され
る。この点検用信号Ｉは前述した手順により、フイルタ
3a,3bないし3c,サンプルホールド回路4a,4bないし4c,マ
ルチプレクサ5,A/D変換器６によって順次処理され、最
終的にCPU7にデイジタルデータの形で出力される。CPU7
はこれらのデイジタルデータが揃うまでステップS92で
時間待ちした後、ステップS93において前記各データを
読取り、ステップS94において前記各データより点検用
信号Ｉの振幅値I_a,I_b及びI_cを演算によって求める。そ
してステップS95において、予め設定されている点検用
信号の大きさI_refと演算結果I_a,I_b,I_cとを比較し、その
差Δa,Δｂ及びΔc,即ち、|I_a−I_ref|,|I_b−I_ref|及び|
I_c−I_ref|を求める。差Δa,Δb,Δｃが予め設定された
許容範囲Δlimitを越えるか否かをステップS96,S99,S91
2で判定し、ステップS97,S98,S910,S911,S913,S914にお
いて、Δa,Δb,Δｃに対応して、第1,第2,第３の入力部
点検不良信号f_a,f_b,f_cとして、前記許容範囲Δlimitを
越えた場合、即ち、不良であると判定された場合には
「１」を、越えなかった場合、即ち、正常であると判定
された場合には「０」を夫々出力する。

以上の方法によりデイジタル形保護継電器入力部、特
にフイルタ３及びサンプルホールド回路４からなるフイ
ルタ部２の特性点検を行なうことができる。

（発明が解決しようとする問題点）上記した従来方法では点検信号発生部の不良、例えば
点検信号の出力停止などが生じた場合に、予め設定され
ている点検用信号の大きさと演算結果とが一致しないた
めに、下記のような不具合が発生する。

実際には点検信号発生部の不良であるにも拘らず、フ
イルタ部の点検不良というように検出される。これはリ
レーの不良部位識別能力を低下させ、保守性の面から好
ましくない。

フイルタ部不良検出時にはリレーをロックし誤動作出
力が出ないような対策が通常とられるが、フイルタ部が
正常でリレー機能に異常がないにも拘らず、点検信号発
生部の不良時にリレーをロックすることになり、これは
過剰ロックであり系統保護上好ましくない。

上記，の不具合を防止するには、点検信号発生部
の不良を検出する監視回路を追加すれば良いが、これで
はハードウェアの複雑化によるリレーの信頼性低下なら
びに大形化を招くことになる。

本発明は上記問題点を解決するためになされたもので
あり、点検信号発生部の不良を検出でき、したがって不
良部位の識別能力が高く、且つ信頼性の高いデイジタル
形保護継電器を提供することを目的としている。

〔発明の構成〕

（問題点を解決するための手段）本発明では、点検用信号を出力する点検用信号発生部
を備え、前記点検用信号をリレー入力部に設けた複数の
フイルタ部に印加し、点検用信号に対する応答状態を検
出することにより、前記複数のフイルタ部の点検を行な
うデイジタル保護継電器において、前記フイルタ部のう
ちで１回の点検周期内に同時に複数個が点検不良となっ
た場合には、前記点検信号発生部の不良と判断する点検
手段を備えるように構成した。

（作用）点検周期は通常１日程度であり、１回の点検周期内に
複数のフイルタが同時に故障することは回路の信頼性上
極めて希である。したがって複数のフイルタ部の不良が
検出された場合には、フイルタの不良とは判定せず、点
検信号発生部の不良であると判定するようにした。

（実施例）以下図面を参照して実施例を説明する。

第１図は本発明によるデイジタル形保護継電器の入力
部点検方式を説明する一実施例の構成図であり、従来例
同様に入力が電流３量の場合の例である。第１図におい
て符号１から９まで及び添字a,b,cは第７図の場合と同
様である。

CPU7から出力される第１の電流入力部点検不良信号f_a
は第1,第３及び第４のAND手段AND1,AND3,AND4に入力さ
れ、同じくCPU7から出力される第２の電流入力部点検不
良信号f_bは第1,第２及び第６のAND手段AND1,AND2,AND5
に入力され、第３の電流入力部点検不良信号f_cは第2,第
３及び第６のAND手段AND2,AND3,AND6に入力される。前
記第1,第2,第３のAND手段AND1,AND2,AND3の出力は第１
のNOR手段NOR1に入力される。第１のNOR手段NOR1の出
力、即ち、入力部不良出力許可信号Ｓは、第4,第5,第６
のAND手段AND4,AND5,AND6及び第１のNOT手段NOT1に入力
される。そして第4,第5,第６のAND手段AND4,AND5,AND6
及び第１のNOT手段NOT1は夫々第1,第2,第３の電流入力
部点検不良出力F_a,F_b,F_c及び点検用信号発生部不良F_osc
を出力する。その他の構成は第７図と同様である。又、
CPU7での処理は第７図の場合と同様であり、第９図のフ
ローチャートとなる。

以下に第１図と第９図とを用いて本発明による点検処
理を説明する。第１図において、系統の第1,第２及び第
３の電流入力データは、補助変成器1a,1b及び1cを介し
て入力し、入力切換器8a,8b及び8cを経てフイルタ部2a,
2b及び2cに加えられる。通常の運用状態時では、入力切
換器8a,8b,8cは入力端子「Ｕ」を選択して系統からの電
流データI_a,I_b,I_cをフイルタ3a,3b,3cに対して出力す
る。そしてフイルタ3a,3b,3cでは電流データから不要調
波成分を除去した後、サンプルホールド回路4a,4b,4cを
介して一定のサンプリング周波数でサンプリングされ
る。ここでサンプリングされた電流データはマルチプレ
クサ５により順次選択されてA/D変換器６に送られ、デ
イジタル量に変換される。CPU7はA/D変換器６より出力
される系統の電流データのデイジタル値をもとに保護演
算を行ない、系統故障の検出及びトリップ指令の出力等
の保護継電動作を行なう。

次に点検時のCPU7の動作を第９図のフローチャートに
付した番号に従って説明する。点検時は、先ずステップ
S91においてCPU7は入力切換器8a,8b,8cに対して点検指
令Ｃを出力し、点検端子を「Ｕ」から「Ｉ」に切換え
る。これによりフイルタ3a,3b,3cの入力には既知の大き
さの点検用信号Ｉが印加される。この点検用信号Ｉは前
述した手順により、フイルタ3a,3b,3c,サンプルホール
ド回路4a,4b,4c,マルチプレクサ5,A/D変換器６によって
順次処理され、最終的にCPU7にデイジタルデータの形で
出力される。CPU7はこれらのデイジタルデータが揃うま
でステップS92にて時間待ちした後、ステップS93におい
て前記各データを読取り、ステップS94において前記各
データより点検用信号Ｉの振幅値I_a,I_b,I_cを演算によっ
て求める。そしてステップS95において、予め設定され
ている点検用信号の大きさI_refと演算結果I_a,I_b,I_cとを
比較し、その差Δa,Δb,Δc,即ち、|I_a−I_ref|,|I_b−I
_ref|及び|I_c−I_ref|を求める。差Δa,Δb,Δｃが予め設
定された許容範囲Δlimitを越えるか否かをステップS9
6,S99,S912で判定する。前記した各差Δa,Δb,Δｃの各
々が許容範囲Δlimitを越えた場合、即ち、不良である
と判定された場合には入力部点検不良信号f_a,f_b,f_cを
「１」とし、越えなかった場合、即ち、正常であると判
定された場合には前記f_a,f_b,f_cを「０」とする。

そして前記第1,第2,第３の入力部点検不良信号f_a,f_b,
f_cの全てが「０」，即ち、全ての入力部が正常であると
判定された場合、あるいは１つだけが「１」，即ち、何
れか１つの入力部だけが不良でその他は正常であると判
定された場合には、前記第1,第2,第３のAND手段AND1,AN
D2,AND3の出力が全て「０」となる。従って、前記した
第１のNOR手段NOR1の出力（入力部点検不良出力許可信
号Ｓ）が「１」となるため、第4,第5,第６のAND手段AND
4,AND5,AND6からは、各入力部点検不良信号f_a,f_b,f_cが
そのまま出力されて、これが入力部点検不良出力F_a,F_b,
F_cとなる。

次に、第1,第2,第３の入力部不良信号f_a,f_b,f_cのうち
複数が「１」となった場合、即ち、複数の入力部が不良
と判定された場合について説明する。一例として第１及
び第２の入力部不良信号f_a,及びf_bが「１」となった場
合について説明する。他の場合、即ち、f_bとf_cが「１」
となった場合、あるいはf_aとf_cが「１」となった場合に
ついても同様であるので、それについては説明を省略す
る。

そこで、第1,第２の入力部不良信号f_a及びf_bが「１」
となると、前記第１のAND手段AND1の出力が「１」とな
る。この「１」出力は第１のNOR手段NOR1に入力され、
その出力である入力部不良出力許可信号Ｓが「０」にな
る。この入力部不良出力許可信号Ｓは第4,第5,第６のAN
D手段AND4,AND5,AND6及び第１のNOT手段NOT1に入力さ
れ、その結果、前記第1,第2,第３の入力部点検不良出力
F_a,F_b,F_cは全て「０」になり点検用信号発生部不良出力
F_oscは「１」となる。

上記実施例によればフイルタ部の点検監視に際し、１
回の点検で同時に複数のフイルタ部不良が検出された場
合には点検用信号発生部の不良と見なしフイルタ部不良
としては検出しないようにしている。このことにより不
良部位の識別能力が高く、信頼性が高くなる。

第２図は本発明の他の実施例の構成図であり、点検方
式についての最終検出部分のみを示し、その他の部分は
前記第１図と同様であるため省略する。

そして本実施例では入力部点検不良信号f_a,f_b,f_cは第
4,第5,第６のAND手段AND4,AND5,AND6へ入力すると共
に、第１のNAND手段NAND1へ入力するよう構成した点に
構成上の特徴を有している。

この場合の動作は次にようになる。入力部点検不良信
号f_a,f_b,f_cの何れか１つでも「０」の場合、即ち、少な
くとも１つが正常と判定された場合には、前記第１のNA
ND手段NAND1の出力（入力部点検不良出力許可信号Ｓ）
が「１」となるため、第4,第5,第６のAND手段AND4,AND
5,AND6からは、入力部点検不良信号f_a,f_b,f_cがそのまま
出力されてF_a,F_b,F_cとなり、又、第１のNOT手段NOT1の
出力（点検用信号発生部不良出力）F_oscは「０」とな
る。

次に、入力部点検不良信号f_a,f_b,f_cの全てが「１」の
場合、即ち、全ての入力部が不良であると判定された場
合には、第１のNAND手段NAND1の出力（入力部点検不良
出力許可信号Ｓ）が「０」となるため、第4,第5,第６の
AND手段AND4,AND5,AND6の各出力は「０」となり、第１
のNOT手段NOT1の出力（点検用信号発生部不良出力）F
_oscは「１」となる。

上記実施例によれば入力部の３つが全て点検不良であ
ると判定された場合にのみ、入力部点検不良とはせず、
点検用信号発生部不良であると判定できる。

第３図は本発明の更に他の実施例の構成図であり、フ
イルタ部の数が４つの場合に適用した例を示している。
したがってCPU7から出力される入力部点検不良信号が４
つのフイルタ部に対応して、第１〜第４の入力部点検不
良信号f_a,f_b,f_c,f_dの４つとなる。そして、第8,第9,第1
0,第11のAND手段AND8,AND9,AND10,AND11には夫々、
「f_a,f_b,f_c」，「f_a,f_b,f_d」，「f_a,f_c,f_d」，「f_b,f_c,
f_d」に示されるような３つずつの入力部点検用信号が入
力されている。第８〜第11のAND手段AND8〜AND11の出力
は第２のNOR手段NOR2へ入力され、その出力が入力部点
検不良出力許可信号Ｓとなる。本実施例の作用は第２図
に示した実施例とほぼ同様であるので説明は省略する。

上記実施例によれば４つのフイルタ部のうち何れか３
つあるいは４つ全てが点検不良と判定された場合には、
入力部点検不良出力が出力されずに、点検用信号発生部
不良出力が出力される。

第４図は本発明の更に他の実施例の構成図であり、常
時監視によるA/D変換器不良信号f_ad及びマルチプレクサ
不良信号f_mpxと組合せた例である。前記A/D変換器不良
出力f_ad及び前記マルチプレクサ不良信号f_mpxは常時は
「０」であるが、A/D変換器６及びマルチプレクサ５の
不良が発生した場合にそれらの不良が周知の常時監視方
式（例えば、電気協同研究第41巻第４号60頁〜70頁「５
−１常時監視」に書かれているような方法）によって検
出され、「１」が出力されるものであり、詳細な説明は
省略する。

本実施例の場合はA/D変換器不良信号f_ad及びマルチプ
レクサ不良信号f_mpxが第２及び第３のNOT手段NOT2及びN
OT3を介して第２のNAND手段NAND2へ入力されているた
め、A/D変換器不良信号f_adとマルチプレクサ不良信号f
_mpxの両方が「０」，即ち、常時監視の結果A/D変換器と
マルチプレクサの両方が正常であると判定された場合に
は、前述の第３図に示した実施例の場合と全く変わるこ
となく動作するが、何れか一方、あるいは両方が「１」
の場合には、第２のNAND手段NAND2の出力（入力部点検
不良出力許可信号Ｓ）が「１」に固定されているため、
全てのフイルタ部が不良であると判定して出力する。要
するに全てのフイルタ部が点検不良であると判定された
場合であっても、点検用信号発生部９の不良とは見なさ
ない。したがって第２図に示した実施例よりも更に不良
部位の識別能力が高く、より信頼性が高くなる。

上記各実施例においては点検結果の判定をハードウェ
ア（論理回路を用いた回路構成）によって検出する場合
について説明したが、第５図のフローチャートに示され
るようにソフトウェアにて行なってもよい。なおこの場
合は第９図のフローチャートに示したCPU7の点検処理の
後、CPU7は第５図のフローチャートに従って出力を処理
を行なう。

先ず、ステップS51において、第1,第2,第３の各入力
部点検不良信号f_a,f_b,f_cが全て「１」であるか否かを調
べ、全て「１」であればステップS52へ移って、各入力
部点検不良出力F_a,F_b,F_cを「０」にすると共に、点検用
信号発生部不良出力F_oscを「１」にする。又、前記した
３つの入力部点検不良信号f_a,f_b,f_cの少なくとも１つが
「０」の場合には、ステップS53において、入力部点検
不良信号f_a,f_b,f_cと同じ値をF_a,F_b,F_cとして出力し、点
検用信号発生部不良出力として「０」を出力する。

上記説明から明らかなようにソフトウェアによって点
検結果を判断できる。以上の各実施例においては、入力
部点検不良出力あるいは点検用信号発生部不良出力を夫
々出力するよう構成しているが、これらを出力すると同
時にCPU7における他の処理、例えばリレー演算などに用
いても、あるいは出力しなくとも、更には一括出力など
種々の組合せとして出力してもよい。

以上の各実施例においてはフイルタ部が３つの場合及
び４つの場合について示したが、フイルタ部の数はこれ
に限定されることなくいくつであってもよい。又、点検
用信号発生部が不良であると見なす場合として、フイル
タ部が２つ,3つ，あるいは全数不良と判定された場合と
して説明したが、フイルタ部の数は複数でありさえすれ
ばよく、その数に影響されないことは明らかである。更
に、上記各実施例では入力が電流３量あるいは４量の場
合について述べたが、これに限定されることなく、如何
なる電気量の組合せでもよいことも勿論である。

〔発明の効果〕

以上説明した如く、本発明によればデイジタル保護継
電器のフイルタ部の点検監視に際し、１回の点検で複数
のフイルタ部不良が検出された場合には点検用信号発生
部の不良とみなしてフイルタ部の不良を検出しないよう
に構成したので、不良部位の識別能力が高く、信頼性の
度き保護継電器を安価に提供できる。

【図面の簡単な説明】

第１図は本発明によるデイジタル形保護継電器の一実施
例の構成図、第２図は他の実施例の構成図、第３図は更
に他の実施例の構成図、第４図は更に他の実施例の構成
図、第５図は点検結果の判定をソフトウェアにて行なう
場合の処理を示すフローチャート、第６図はデイジタル
形保護継電器の入力部の構成の説明図、第７図は従来の
フイルタ部点検方式を説明する構成例図、第８図は点検
用信号発生部の構成例図、第９図はフイルタ部点検方式
を説明するためのフローチャートである。 1,1a,1b,1c……補助変成器 2,2a,2b,2c……フイルタ部 3,3a,3b,3c……フイルタ 4,4a,4b,4c……サンプルホールド回路５……マルチプレクサ、６……A/D変換器７……CPU 8,8a,8b,8c……入力切換器９……点検用信号発生部、10……変電所内電源 11……点検用補助変成器 12……点検用発振回路。

Claims

(57)【特許請求の範囲】

【請求項１】点検用信号を出力する点検用信号発生部を
備え、前記点検用信号をリレー入力部に設けた複数のフ
イルタ部に印加し、点検用信号に対する応答状態を検出
することにより、前記複数のフイルタ部を点検を行なう
デイジタル形保護継電器において、前記フイルタ部のう
ちで１回の点検周期内に同時に複数個が点検不良となっ
た場合には前記点検信号発生部の不良と判断する点検手
段を備えたことを特徴とするデイジタル形保護継電器。
【請求項２】点検対象である全フイルタ部が１回の点検
周期内に点検不良となった時のみ、点検信号発生部の不
良と判断することを特徴とする特許請求の範囲第１項記
載のデイジタル形保護継電器。
【請求項３】点検対象である全フイルタ部のうちで１回
の点検周期内に複数個が点検不良となり、かつその他の
機器の不良が検出されない時のみ、点検信号発生部の不
良と判断することを特徴とする特許請求の範囲第１項記
載のデイジタル形保護継電器。