JPS63286022A - 位相比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １亙光１ 本発明は、位相比較器に関し、特に再生映像信号に同期
したクロックを発生するＰＬＬ回路に用いて好適な位相
比較器に関するものである。

１１汰韮 ビデオディスクプレーヤ、ＶＴＲなどの映像信号再生装
置では、装置内で発生される基準水平同期信号を基準と
してスピンドルモータなどの回転系を制御する構成とな
っているので、記録媒体から得られる再生映像信号はジ
ッタ（時間軸変動）を含むものの、平均的には基準水平
同期信号に同期している。したがって、再生映像信号に
同期したクロックを発生するＰ、１１回路を再生映像信
号に同期させる前に基準水平同期信号に同期させておけ
ば、再生映像信号への同期引込みが容易になり短時間で
確実に引き込めることになる。また、映像信号を安定に
再生しているときは、再生水平同期信号よりもカラーバ
ースト信号の方が位相誤差を高精度で検出できるので、
ＰＬＬ回路をカラーバースト信号に対して同期させるの
が良い。

このＰＬＬ回路においてカラーバースト信号の位相を求
める位相比較器としては、本出願人に係る特願昭６０−
２８０７１１号明ｌＩＩ書に示されたものがあり、これ
を第５図に示す。同図において、カラーバースト信号を
一人力とする２つの加減算器５１．５２が設けられてお
り、これら加減算器５１．５２は力′ラーバースト信号
と位相比較される色副搬送波周波数ｆｓｃの信号によっ
て加減算（±）の制御がなされ、ｆ’ｓｃが“Ｈ”のと
きは加算、１４　Ｌ　ＩＩのときは減算を行なう。加減
算器５１．５２の各出力はレジスタ５３．５４にそれぞ
れ供給される。レジスタ５３．５４には、カラーバース
ト信号の位相算出期間中のみ発生される２ｆｓｃの周波
数のクロックが互いに逆相で供給される。レジスタ５３
．５４の各出力は加減算器５１．５２の各他人力となる
と共に除算器５５の２人力となる。

除算器５５の出力はｊａｎ（変換器５６でｔａｎ″Ｉ変
換されることにより、色副搬送波周波数ｆＳＣの信号と
カラーバースト信号との位相誤差θとなる。

次に、かかる構成の回路動作について第６図のタイミン
グチャートを参照しつつ説明する。但し、カラーバース
ト信号は４ｆｓｃの周波数でサンプリングされているも
のとする。

レジスタ５３．５４は、位相を算出する前に、リセット
信号により各内容が“０″にリセットされる。リセット
解除後、カラーバースト信号の最初のサンプル値Ｓ１が
入力されると、色副搬送波周波数ｆＳＣの信号がＨ″な
ので加減算器５１は加算を行なうが、レジスタ５３の出
力が“０″なので、加減算器５１の出力はＳｌとなり、
これがクロックＣＫＩの最初の立上がりでレジスタ５３
に取り込まれる。次に、同様にクロックσＸ１の最初の
立上がりサンプル値Ｓ２がレジスタ５４に取り込まれる
。サンプルＵ！１８ｇが加減算器５１に入力されるとき
には、レジスタ５３の出力はＳｌ、色副搬送波周波数１
’ｓｃの信号は“Ｌ　Ｉｔどなっているので、加減算器
５１は減算を行なって、その出力はＳ＋−８３となり、
これがクロックＣＫ１の２番目の立上がりでレジスタ５
３に取り込まれる。同様に、クロックＣＫ１の２番目の
立上がりで８２−３４がレジスタ５４に取り込まれる。

以降、レジスタ５３にはクロックＣＫ１の立上がり毎に
８１の加算と８３の減算が行なわれていき、又レジスタ
５４にはクロックσπゴの立上がり毎に８２の加算と８
４の減算が行なわれていく。

したがって、カラーバースト終了時のレジスタ５３とレ
ジスタ５４の各出力はそれぞれΣ（＄１−８３）、Σ（
Ｓｌ−８４）となる。また、第６図かられかるように、
５１＝Ａ　ｓｉｎθ、　Ｓｌ　＝Ａ　Ｃｅ２Ｏ，３３＝
−Ａｓ！ｎθ、５ｓ＝−Ａｃｏｓθとなるから、レジス
タ５３とレジスタ５４の各出力はそれぞれΣＡ　ｓｉｎ
θ、ΣＡ　ｃｏｓθとなる。その結果、除算器５５の出
力はｔａｎθとなり、ｊａｎ’変換器５６の出力はθと
なる。このθを用いれば、のこぎり波特性の位相比較器
となるが、除算器５５とｔａｒｕ変換器５６を省略して
、レジスタ５３の出力をｓｉｎ特性の位相比較出力とし
て利用することもできる。このとき、レジスタ５３の出
力だけではわからないθの値の範囲（例えば、１θ１〈
９０°なのかそれとも１θ１≧９０’なのか）を求める
のに、レジスタ５４の出力を用いても良い。

以上説明した先願に示された位相比較器では、２個の加
減算器５１．５２と互いに逆相の２つのクロックＣＫ１
゜ＣＫ１が必要な構成となっているので、ハードウェア
ｍが多（かつ配線の引き回しが複雑になり、ＬＳＩ化し
たときの面積が増大することになる。

ｌ且立且厘 本発明は、上述した点に鑑みなされたもので、ハードウ
ェア吊を減少しかつ配線を容易にすることにより、小さ
い面積でのＬＳＩ化を可能にした位相比較器を提供する
ことを目的とする。

本発明による位相比較器は、外部からの第１の信号と内
部で生成される第２の信号とを演算する演算手段と、こ
の演算手段の出力をクロック毎に取り込んで出力する第
１のレジスタと、この第１のレジスタの出力をクロック
毎に取り込んで第２の信号として出力する第２のレジス
タとを備え、第１及び第２のレジスタの各出力に基づい
て第１の信号の位相情報を得る構成となっている。

炎−凰−１ 以下、本発明の実施例を図に基づいて詳細に説明する。

第１図は本発明に係るＰＬＬ回路を有する、例えば信号
処理をディジタル的に行なう構成の映像信号再生装置の
ブロック図である。図において、ビデオディスクなどの
記録媒体から読み取られたＦＭ映像信号は、アナログＬ
ＰＦ　（ローパスフィルタ）１を介してＡ／Ｄ変換器２
に供給される。

ＬＰＦＩはＡ／Ｄ変換における折り返しひずみを除去す
るためのものである。Ａ／Ｄ変換器２から出力されるデ
ィジタル化ＦＭ映像信号は、ディジタルＢＰＦ　（バン
ドパスフィルタ）３に供給される。このディジタルＢＰ
Ｆ３は、ＦＭ音声信号をも含むＡ／Ｄ変換出力から映像
信号の検波に必要な成分のみを抽出して次段のＦＭ検波
回路４に供給する。ＦＭ検波回路４としては、例えば、
本出願人により特願昭５９−２６２４８１＠にて提案さ
れた構成のものを用い得る。ＦＭ検波回路４の検波出力
はビデオＬＰＦ５において映像信号のベースバンド成分
のみが抽出される。

映像信号のドロップアウトを検出するためのドロップア
ウト検出回路６が設けられている。このドロップアウト
検出回路６は例えばレベルコンパレータ構成となってお
り、ＦＭ検波回路４におけるディジタル化ＦＭ映像信号
のエンベロープ成分の２乗信号の信号レベルが所定値以
下になったことを検出してドロップアウト検出信号を出
力する。

ビデオＬＰＦ５を通過したディジタル化映像信号はドロ
ップアウト補正回路７及び信号分離回路８に供給される
。ドロップアウト補正回路７はドロップアウト検出回路
６から供給されるドロップアウト検出信号に応答してド
ロップアウトの補正を行なう。

信号分離回路８はディジタル化映像信号中に含まれる水
平同期信号やカラーバースト信号などの信号を分離して
ＰＬＬ回路９に供給する。ＰＬＬ回路９は再生映像信号
に同期したクロックを発生するものであり、その同期の
対象として信号分離回路８からの再生水平同期信号、カ
ラーバースト信号及び基準信号発生回路１０からの基準
水平同期信号の３信号が入力され、これら信号に基づい
て４ｆｓｃ　（ｆｓｃは色副搬送波周波数）及び４Ｎ＋
　ｆｓｃ　　（Ｎ＋は２以上の整数で、例えば３）のク
ロックを発生する。この４ｆｓｃ及び４Ｎ＋ｆＳＣのク
ロックはディジタル信号処理のためのクロックとして用
いられ、Ａ／Ｄ変換器２のサンプリングクロック及びビ
デオＬＰＦ５までの信号処理のクロックを４Ｎ＋　ｆｓ
ｃとし、ビデオＬＰＦ５の出力から４ｆｓｃのクロック
にダウンサンプリングする。また、信号分離回路８では
、４ｆＳＣのクロックを再生水平同期信号及びカラーバ
ースト信号のサンプリングクロックとする。

ドロップアウト補正回路７から出力されるディジタル化
映像信号はＰＬＬ回路９で発生される４ｆ’ｓｃのクロ
ックによってバッファメモリ１１に書き込まれる。この
バッフ７メモリ１１がらのデータの読出しは、基準信号
発生回路１ｏで発生される４ｆｓｃの基準クロックによ
ってなされる。

このように、再生映像信号とは関係のない安定した基準
クロックによってバッファメモリ１１がらのデータの読
出しを行なうことにより、再生映像信号のジッタを吸収
することができるのである。

バッファメモリ１１から読み出されたディジタル化映像
信号はＤ／Ａ変換器１２でアナログ化されて再生映像出
力となる。

第２図は第１図におけるＰＬＬ回路９の具体的な構成を
示すブロック図である。同図において、信号分離回路８
で再生映像信号から分離された再生水平同期信号（ＰＢ
Ｈ）及び基準信号発生回路１０で発生された基準水平同
期信号（ＲＥＦＨ）は、ＰＬＬコントロール回路２ｏに
よって切換え制御されるセレクタ２１の２人力となる。

セレクタ２１によって選択された再生水平同期信号又は
基準水平同期信号はコントロール回路２０に供給される
と共に第１の位相比較器２２の・−人力となる。位相比
較器２２の比較出力はコントロール回路２０に供給され
ると共に加算器２３及びセレクタ２４の各−人力となる
。セレクタ２４はコントロール回路２０によって切換え
１ＪＩＩｌされる。このセレクタ２４の選択出力はリミ
ッタ２５に供給される。

リミッタ２５は入力信号に対する振幅制限動作を選択的
に行なう構成となっており、その選択制御はコントロー
ル回路２０によって行なわれる。リミッタ２５の出力は
セレクタ２６の一人力となる。

一方、信号分離回路８で再生映像信号から分離されたカ
ラーバースト信号（ＣＢ）は第２の位相比較器２７の一
人力となる。この位相比較器２７の比較出力はコントロ
ール回路２０に供給されると共にセレクタ２６の値入力
となる。セレクタ２６はコントロール回路２０によって
切換え制御される。このセレクタ２６・の選択出力はＰ
ＬＬのループ特性を決めるためのループフィルタ２８に
供給される。ループフィルタ２８は所望の特性を実現す
るように構成されたディジタルフィルタであり、その出
力はＤ／Ａ［！ｉ器２９でアナログ電圧に変換されてＶ
ＣＯ＜電圧制御発振器）３０の制御電圧となる。ＶＣＯ
３０はＤ／Ａ変換器２９の出力電圧により発振周波数が
制御され、その出力は本回路のマスタークロックｆＭと
なると共に、Ｎ１分周器３１を経由してＮ２分周器３２
とＮ３分周器３３とコントロール回路２０に供給される
。Ｎ２分周器３２の出力は位相比較器２２の値入力とな
り、またＮ３分周器３３の出力は位相比較器２７の値入
力となっており、以上によりＰＬＬが形成されている。

Ｎｉ分周器３１はマスタークロックｆＭを再生水平同期
信号及びカラーバースト信号のサンプリングクロック４
ｆｓｃまで分周するためものであり、例えばｆＭ＝１６
ｆｓｃとした場合Ｎ＋　＝４となる６Ｎ２分周器３２は
Ｎ１分周器３１の出力（ｆＭ／Ｎ＋）を水平走査周波数
ｆ＋まで分周するためのものであり、ＮＴＳＣ方式では
Ｎ２＝９１０となる。Ｎ３分周器３３はＮｉ分周器３１
の出力（ｆＭ／Ｎ＋）を色副搬送波周波数ｆ’ｓｃまで
分周するためのものであり、ｆＭ／Ｎ＋＝４ｆｓｃのと
き、Ｎ５＝４となる。

ＰＬＬコントロール回路２０はフリップフロップとＰ　
Ｌ　Ａ　（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ａ
ｒｒａｙ）の組合せ、あるいはマイクロコンピュータな
どにより構成され、電源投入時などに発せられる初期リ
セット信号（ＩＲ８Ｔ）、垂直ブランキング期間である
ことを示す垂直ブランキング信号（ＶＢＬＫ）　、サー
チあるいはビジュアル・スキャン中であることを示すス
キャン信号（ＳＣＡＭ）　、静止画などの特殊再生にお
いて隣接トラックにジャンプしたことを示すジャンプ信
号（ＪＵＭＰ）などを制御信号とし、セレクタ２１，２
４．２６の切換え、リミッタ２５の振幅制限動作の選択
、ループフィルタ２８の初期状態へのセット、分周器３
２．３３のリセットなどの制御を行なう。なお、ループ
フィルタ２８の初期状態へのセットは、ディジタルフィ
ルタ内の各レジスタが所定値に設定されることによって
行なわれる。

次に、かかる構成のＰＬＬ回路の動作について説明する
。

電源投入時や映像信号が入力されていないときは、ＰＬ
Ｌコントロール回路２０は初期リセット信号（ＩＲ３Ｔ
）などの制御信号により、セレクタ２１をａ側として基
準水平同期信号を選択し、セレクタ２４をａ側として位
相比較器２２の比較出力を選択し、リミッタ２５を振幅
制限状態とせずにスルーとし、セレクタ２６をａ側にし
てリミッタ２５の出力を選択する。また、電源投入直後
の状態では、■ＣＯ３０の初期周波数がＰＬＬロック時
の中心値に設定されるようにループフィルタ２８がセッ
トされ、位相比較器２２の２つの入力の初期位相誤差が
ＯとなるようにＮ２分周器３２がコントロール回路２０
を介した基準水平同期信号によってリセットされる。こ
れらのセット、リセットが解除された後、ＰＬＬはセレ
クタ２１で選択された基準水平同期信号への同期引込み
を開始する。

位相比較器２２はＶＣＯ３０の出力を分周して得た水平
走査周波数ｆＨのクロックと基準水平同期信号との位相
誤差をディジタル値で検出する。

検出された値はセレクタ２４、リミッタ２５及びセレク
タ２６を介してループフィルタ２８に入力される。ルー
プフィルタ２８の出力はＤ／Ａ変換器２つでアナログ化
されてＶＣＯ３０の制′ａ電圧となる。コントロール回
路２０は位相比較器２２の出力を監視し、同期の引込み
開始からｎｌ　・１」（例えば、ｎ＋＝１６）以内に位
相誤差がｎ２回（例えば、４回）連続して第１の所定範
囲Ｗ１（例えば、＋１．２〜−１．６°）内に入るとロ
ックしたとみなし、このとき映像信号が再生されていれ
ば、コントロール回路２０は直ちにセレクタ２１をｂ側
に切り換えて再生水平同期信号を選択すると共にＮ２分
周器３２を再生水平同期信号によってリセットし、再生
水平同期信号に対して位相比較器２２の初期位相誤差が
Ｏになるようにする。

コントロール回路２０は基準水平同期信号のときと同様
に、Ｎ２分周器３２のリセットを解除して再生水平同期
信号への同期引込みを開始すると共に、位相比較器２２
の出力を監視し、ロックの条件を満たすか否かを判定す
る。判定の結果、ロックの条件を満たさないときはロッ
ク不能とし、コントロール回路２０はセレクタ２１を再
びａ側に切り換えて基準水平同期信号を選択すると共に
Ｎ２分周器３２をリセットする。このとき、ループフィ
ルタ２８も初期状態にセットしても良い。

この後、基準水平同期信号に対しても再びロック判定を
行なうが、ここでもロック不能となったときは、電源投
入後の初期状態に戻して各部のセット・リセットを行な
う。なお、ロック及びロック不能の判定条件は、基準水
平同期信号と再生水平同期信号とで同じでも良く、文具
なっていても良い（例えば、ｎ＋　、ｎ２の値及び範囲
Ｗ１を変える）。基準水平同期信号の場合は、信号自体
のジッタがなく安定しているので、より簡単な判定条件
としても問題ないが、再生水平同期信号と同じにすれば
コントロール回路２０内の制御が容易になる。

セレクタ２１をｂ側にしたとき、再生水平同期信号にロ
ックしたと判定すると、コントロール回路２０はリミッ
タ２５を振幅制限動作させ、位相比較器２２の出力の監
視を続ける。ここで、振幅１１ｉ１限動作を再生水平同
期信号にロックした状態で常に行なう代わりに、垂直ブ
ランキング期間、ビデオディスクプレーヤのスキャンや
サーチ、トラックジャンプなどの動作時にのみ振幅制限
を行なうようにしても良い。再生水平同期信号にロック
した後、位相比較器２２の出力が所定範囲Ｗ２を超える
と、そのときからｎ３・Ｈ以内に位相誤差がｎ４回連続
して所定範囲Ｗ３内に入らないとロック外れとみなし、
この場合もセレクタ２１をａ側に切り換えて基準水平同
期信号を同期対象とする。これらの範囲Ｗ１．Ｗ２　、
Ｗ３　　（ＪＪ準水平同期信号の場合も含む）はそれぞ
れ異なっていても良いが、同じ値とし、又ｎ３．ｎ４も
それぞれｎｌ、ｎ２と同じ値の方がコンｌ−ロール回路
２０内の制御が容易になる。

再生水平同期信号にロックした状態において、カラーバ
ースト信号が入力されていてかつ位相比較器２２の出力
がロックの判定に用いた第１の所定範囲Ｗ１よりも更に
狭い第２の所定範囲Ｗ４（例えば、±０．１°）内に入
ったとき、コントロール回路２０はセレクタ２６をｂ側
に切り換えて位相比較器２７の出力を選択すると共に、
■Ｃ０３０の出力を分周して得た色副搬送波周波数ｆＳ
Ｃのクロックとカラーバースト信号との位相誤差が最小
となるように、Ｎ３分周器３３の出力位相を選択する。

なお、垂直ブランキング期間やビデオディスクプレーヤ
のサーチのときあるいは１〜ラツクジヤンプの直後では
セレクタ２６を切り換えずにａ側のままとするようにし
ても良い。

セレクタ２６をｂ側にした後、コントロール回路２０は
位相比較器２７の出力を監視し、セレクタ２６の切換え
後からｎ５・Ｈ以内に位相誤差が０６回連続して所定範
囲Ｗｓ（例えば、ｆ’ｓｃの位相で＋２１°〜−２２，
５°）内に入るとロックとみなし、入らないとロック不
能とみなしてセレクタ２６をａ側に切り換え、再生水平
同期信号にロックした状態からやり直す。カラーバース
ト信号にロックしたときは、位相比較器２７の出力を引
き続き監視し、位相比較器２７の出力が所定範囲Ｗ６を
越え、そこからｎｌ　・Ｈ以内に位相誤差がｎ８回連続
して所定範囲Ｗｙ内に入らない場合はロック外れとみな
し、ロック不能の場合と同様に、セレクタ２６をａ側に
切り換える。また、コントロール回路２０はセレクタ２
６がｂ側にあるときも位相比較器２２の出力を監視し、
再生水平同期信号に対してロック外れと判断した場合も
、同様にセレクタ２６をａ側に切り換える。

ここで、ｎ５〜ｎ８は異なる値でも良いが、前述のよう
に、ｎ５．ｎｌはｎ、と、ｎｌ　、Ｊはｎｌとそれぞれ
同じ値の方が良い。また、Ｗｓ。

Ｗｅ　、　Ｗｙ　Ｉａ同じ値の方が良いが、Ｗ３とは異
なる。これは、再生水平同期信号とカラーバースト信号
とでは、位相比較を行なう周期（−１８）は同じである
が、位相比較信号の周波数が異なるためである。

通常の再生状態では、カラーバースト信号にロックした
ままであるが、前述のように垂直ブランキング期間、ビ
デオディスクプレーヤのサーチ時、トラックジャンプの
直後、カラーバーストのない部分の再生などでは、セレ
クタ２６をａ側に戻し、ロックの対象を再生水平同期信
号に切り換えるようにしても良い。また、カラーバース
ト信号にロックした状態では、セレクタ２４をｂ側に切
り換えて加算器２３の出力を選択するようにしておく。

このとき、コントロール回路２０は位相比較器２７の出
力と位相比較器２２の出力から両者の位相差を計算しか
つ平均化した後、これを加算器２３の他人力とする。こ
れにより、加算器２３の出力は再生水平同期信号の位相
誤差にオフセットを加えてカラーバースト信号の位相誤
差にほぼ等しい値としたものとなり、セレクタ２６によ
ってＰＬＬのロックの対象をカラーバースト信号と再生
水平同期信号との間で切り換えた瞬間、ループフィルタ
２８に大きな位相誤差が人力されることがないので、切
換え前俊においてＰＬＬが不安定になることがないので
ある。

第３図は第２図における位相比較器２７として用いて好
適な本発明による位相比較器の一実施例を示すブロック
図である。同図において、カラーバースト信号を一人力
とする演算手段としての加減算器２７０は色搬送波周波
数ｆＳＣの信号の論理（“Ｈ”又は“Ｌ”）に応じて加
算又は減算を行なう。この加減算器２７０の加減算出力
は、カラーバースト期間中にＰＬＬコントロール回路２
０から出力される４ｆｓｃの周波数のクロック毎にＤフ
リップフロップからなる第１のレジスタ２７１に取り込
まれる。この第１のレジスタ２７１の出力は当該レジス
タ２７１のクロックと同一のクロック毎にＤフリップ７
０ツブからなる第２のレジスタ２７２に取り込まれる。

第１及び第２のレジスタ２７１．２７２はシフトレジス
タを構成しており、クロックが入力される前にＰＬＬコ
ントロール回路２０から出力されるリセット信号により
各レジスタの内容が“０”にリセットされる。

第１のレジスタ２７１の出力はΣＡ　ＣＯ３θ信号とし
て出力されると共に除算器２７３の一人力となる。一方
、第２のレジスタ２７２の出力はΣＡｓ１Ｏθ信号とし
て出力されると共に加減算器２７０及び除算器２７３の
各他人力となる。除算器２７３の出力はＲＯＭ等によっ
て構成されるｔａｎ→変換器２７４を経ることにより位
相誤差θとなる。

加減算器２７０の一人力となるカラーバースト信号はサ
ンプリング周波数が４ｆｓｃであるから、第４図に示す
ように、カラーバースト信号の１サイクル当り４つのサ
ンプル点を持つ。この４つのサンプル点を色搬送波周波
数ｆＳＣの信号の立上がりから順にＳｚ　、Ｓ２．８３
．８４とする。

かかる構成において、位相誤差の算出を行なう前に、Ｐ
ＬＬコントロール回路２０からのリセット信号により、
第１及び第２のレジスタ２７１゜２７２の内容は“ＯＩ
Ｉにリセットされる。リセット解除後、最初のサンプル
値Ｓ１が入力されると、色搬送波周波数ｆＳＣの信号が
Ｈ″なので加減算器２７０の出力はＳｌとなり、これが
クロックの最初の立上がりでレジスタ２７１に取り込ま
れる。このときレジスタ２７２にはレジスタ２７１の内
容がシフトされるので、レジスタ２７２の内容はＯ″の
ままとなる。よって、次にサンプル値Ｓ２が入力される
ときも色搬送波周波数ｆ’ｓｃの信号が“ＨＩＩなので
加減算器２７０の出力はＳｌとなり、これがクロックの
２番目の立上がりでレジスタ２７１に取り込まれると同
時にレジスタ２７２にはレジスタ２７１からシフトされ
たＳｌが取り込まれる。次にサンプル値Ｓ３が入力され
ると、色搬送波周波数ｆｓｃの信号が“Ｌ”になるので
、加減算器２７０の出力はＳｌ−８３となり、これがク
ロックの３番目の立上がりでレジスタ２７１に取り込ま
れると同時に、レジスタ２７２には＄２が取り込まれる
。更に、サンプル値Ｓ４が入力されると、色搬送波周波
数’ｌ’ｓｃの信号がＬ″なので、加減算器２７０の出
力は８２−８４となり、これがクロックの４番目の立上
がりでレジスタ２７１に取り込まれると同時にレジスタ
２７２にはＳｌ−３３が取り込まれる。

以上のように、カラーバースト信号のサンプル値が８１
．８２．８３．８４　、Ｓｌ　、・・・・・・と入力さ
れる毎に、加減算器２７０の出力はＳｌ　、Ｓｌ　。

Ｓｌ　−８３，３２−８ａ　、Ｓｌ　＋ＳＩ　−８３、
・・・・・・となり、第１のレジスタ２７１と第２のレ
ジスタ２７２は、巡回的にシフトしながらΣ（８２−８
４）とΣ（Ｓｌ　−８３）の値を取り込んでいき、カラ
ーバースト期間が終了してクロックが停止したときには
、カラーバースト信号と色搬送波周波数ｆｓｃの信号の
位相誤差をθ、カラーバースト信号の振幅をＡとすると
、サンプル値Ｓ＋　＊　８２　＊８３　、Ｓｔはそれぞ
れＡ　ｓｒｎθ、　Ａ　ＣＯ３θ、　−Ａｓｉｎθ、　
−Ａ　ＣＯ３θとなるから、第１のレジスタ２７１の出
力はΣ（８２−８４）−ΣＡ　ＣＯ３θ、第２のレジス
タ２７２の出力はΣ（Ｓｌ　−８３）＝ΣＡ　ｓｉｎθ
となる。よって、除算器２７３の出力はｔａｎθとなり
、ｊａｎ’変換器２７４の出力として位相誤差θが得ら
れることになる。

なお、上記実施例では、乗算器２７３とｔａＵ変換器２
７４を用いて位相誤差θを算出するのこぎり波特性の位
相比較器とした場合について説明したが、乗算器２７３
とｔａｎ→変換器２７４を省略してｓｉｎ特性の位相比
較器とし、ΣＡ　ｃｏｓθの値を位相誤差θの値の範囲
（例えば、Ｉθｌ＜９０°なのかあるいはＩθ１≧９０
＠なのか）を求めるのに利用することもできる。

また、上記実施例では、演算手段として加減算器２７０
を用い、８１〜Ｓ４の全てのサンプル値に基づいて位相
誤差θを求めたが、演算手段として加ｎ器を用い、クロ
ックＣＫを２クロツク毎に間引いてＳｌと８２だけの値
を用いるようにしても良く、又演算手段として減算器を
用い、クロックＣＫを上記の場合とは逆相で２クロツク
毎に間引いて＄３と８４だけの値を用いるようにしても
良い。この２つの場合では、演算手段が加算器又は減算
器となることで、回路構成が簡素化されるが、位相誤差
θを求めるのに半分のサンプル値しか使用しないので、
位相誤差θの精度は上記実施例の場合よりも悪（なる。

また、これらの場合では、加算と減算を切換える必要が
ないので演口器にｆＳＣの信号が入力されないが、クロ
ックＣＫの最初の立上がりを基準としてその直前のサン
プルを８１として位相を算出すれば、ｆｓｃに対する位
相誤差を求めたことになる。

また更に、上記実施例では、カラーバースト信号の位相
を求める位相比較器に適用した場合について説明したが
、本発明はカラーバースト信号に限らず、正弦波状の信
号でその正弦波の周波数の４Ｎ＜Ｎは自然数）倍の周波
数でサンプリングされたものであれば、あらゆる信号に
適用することができる。

１更匹里皿 以上説明したように、本発明による位相比較器によれば
、加減算器等の演算器が１個で済み、しかも１つのクロ
ックで動作する構成となっているので、ハードウェア団
が少なくかつ配線も容易であり、小さい面積でＬＳＩ化
することができる。

【図面の簡単な説明】

第１図は本発明に係るＰＬＬ回路を有する映像信号再生
装置のブロック図、第２図は第１図におけるＰＬＬ回路
の具体的な構成を示すブロック図、第３図は本発明によ
る位相比較器の一実施例を示すブロック図、第４図は第
３図の回路動作を説明するためのタイミングチャート、
第５図は先願に示された位相比較器の構成を示すブロッ
ク図、第６図は第５図の回路動作を説明するためのタイ
ミングチャートである。 主要部分の符号の説明 ８・・・・・・信号分離回路　　　９・・・・・・ＰＬ
Ｌ回路１０・・・・・・基準信号発生回路 １１・・・・・・バッファメモリ ２０・・・・・・ＰＬＬコントロール回路、２１．２４
．２６・・・・・・セレクタ２２．２７・・・・・・位
相比較器 ２８・・・・・・ループフィルタ ３１．３２．３３・・・・・・分周器 ２７０・・・・・・加減算器

Claims (4)

【特許請求の範囲】
1. （１）外部からの第１の信号と内部で生成される第２の
   信号とを演算する演算手段と、この演算手段の出力をク
   ロック毎に取り込んで出力する第１のレジスタと、この
   第１のレジスタの出力をクロック毎に取り込んで前記第
   ２の信号として出力する第２のレジスタとを備え、前記
   第１及び第２のレジスタの各出力に基づいて前記第１の
   信号の位相情報を得ることを特徴とする位相比較器。
2. （２）前記演算手段は前記第１の信号と前記第２の信号
   の加算又は前記第２の信号から前記第１の信号の減算を
   外部からの制御信号によつて行なう加減算器であること
   を特徴とする特許請求の範囲第１項記載の位相比較器。
3. （３）前記演算手段は前記第１の信号と前記第２の信号
   とを加算する加算器であることを特徴とする特許請求の
   範囲第１項記載の位相比較器。
4. （４）前記演算手段は前記第２の信号から前記第１の信
   号を減算する減算器であることを特徴とする特許請求の
   範囲第１項記載の位相比較器。