JPS63285611A - 数値制御装置における制御情報の入出力方法 - Google Patents
数値制御装置における制御情報の入出力方法Info
- Publication number
- JPS63285611A JPS63285611A JP12210987A JP12210987A JPS63285611A JP S63285611 A JPS63285611 A JP S63285611A JP 12210987 A JP12210987 A JP 12210987A JP 12210987 A JP12210987 A JP 12210987A JP S63285611 A JPS63285611 A JP S63285611A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- control
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000006870 function Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、数値制御装置にシける制御情報の入出力方
法に関するものである。
法に関するものである。
（従来の技術）
第８図は従来の数組制御装置における制御情報の入出力
概略を示すブロック図であり、図においテ、（１）ｊ、
ｔプログラマプルコントローラー（以下ＰＣと略す］本
体、（２）は数値制御装置（以下ＮＯと略す）本体、（
３）はＮＣ側の情報送受信部、（４）はＰＣ本体（１）
とＮＧ側情報送受信部（３）の間で行われる制御情報受
は渡しのインター７エイスエリア、（４ａ）〜（４ｅ）
は前記データインター７エイスエリア（４）に設定され
る各種設定データ、（５）はＮＯ制御情報を格納するデ
ータテーブル（Ｎｏの内部メモリ）、（６）はＮＯ側情
報送受信部（３）が動作する際に参照するアドレス参照
テーブルである。第４図は前記第８図に示された方法を
用いて制御情報の入出力が行わする際のＰＣ本体（１）
及びＮＯ例！ｆＭ報送受信部（３）の動作を表わしたフ
ローチャートであり１、ｚ？ツフ（８１）（Ｓｌ）（Ｓ
ｌ）（ＳＳ） ハ前記第８ （７） Ｐ Ｃ本体（１）
でおこなわｎる処理内容、ステップ（ｓ３）〜（Ｓｔ月
虚前記第８図のＮＧ側情報送受信部（３）でおこなわれ
る処理内容を示している。第５図性）は前記第４図に示
される処理が行われる際のタイミングチャートであり、
（ａ、ｌ）はＮＯ側情報送受１言部（３）の動作周期、
（ａ２）はＰＣ本体（１）の動作周期を示している。
概略を示すブロック図であり、図においテ、（１）ｊ、
ｔプログラマプルコントローラー（以下ＰＣと略す］本
体、（２）は数値制御装置（以下ＮＯと略す）本体、（
３）はＮＣ側の情報送受信部、（４）はＰＣ本体（１）
とＮＧ側情報送受信部（３）の間で行われる制御情報受
は渡しのインター７エイスエリア、（４ａ）〜（４ｅ）
は前記データインター７エイスエリア（４）に設定され
る各種設定データ、（５）はＮＯ制御情報を格納するデ
ータテーブル（Ｎｏの内部メモリ）、（６）はＮＯ側情
報送受信部（３）が動作する際に参照するアドレス参照
テーブルである。第４図は前記第８図に示された方法を
用いて制御情報の入出力が行わする際のＰＣ本体（１）
及びＮＯ例！ｆＭ報送受信部（３）の動作を表わしたフ
ローチャートであり１、ｚ？ツフ（８１）（Ｓｌ）（Ｓ
ｌ）（ＳＳ） ハ前記第８ （７） Ｐ Ｃ本体（１）
でおこなわｎる処理内容、ステップ（ｓ３）〜（Ｓｔ月
虚前記第８図のＮＧ側情報送受信部（３）でおこなわれ
る処理内容を示している。第５図性）は前記第４図に示
される処理が行われる際のタイミングチャートであり、
（ａ、ｌ）はＮＯ側情報送受１言部（３）の動作周期、
（ａ２）はＰＣ本体（１）の動作周期を示している。
次に動作について説明する。まず、ＰＣ本体（υは制御
情報入出力に必−な設定データ、読み出し／書き込み要
求信号（４ｂ）、読み書きしたいデータのデータ番号（
４０）、さらに、ｗｆ！込み要求であれば、書き込もう
とする制御データ（４ｄ）を、Ｐ Ｃ／Ｎ Ｃデータイ
ンタフェース（４）にセクトする（ステップ（Ｓｌ））
。次いで、ｐｃ本体（１）はデータ読み出し／＠き込み
機能起動信号（４ａ）をセットすることによって、制御
情報の入（書き込み）出（読み出し）力の要求をＮＣ側
に対して出す（ステップ（Ｓｌ） ）。一方、ＮＣ側情
報送受信部（３）では、処理のはじめにデータ読み出し
／啓き込み機能起動信号（４ａ）の有無を判定する（ス
テップ（Ｓｌ））。このとき、もし前記ステップ（Ｓｌ
）（Ｓｌ ）を経てＰＣ側から入出力要求が出されて
いた場合、ステップ（Ｓ４）の処理へすすむ。ステップ
（Ｓ４）では、設定データ（４１））’Ｉ−みて、ＰＣ
側の要求が。 読み出し・書き込みのどちらに関する
ものであるかを判定する。Ｒみ出し要求であればステッ
プ（Ｓりへ、書キ込み要求であればステップ（Ｓも）へ
すすむ。
情報入出力に必−な設定データ、読み出し／書き込み要
求信号（４ｂ）、読み書きしたいデータのデータ番号（
４０）、さらに、ｗｆ！込み要求であれば、書き込もう
とする制御データ（４ｄ）を、Ｐ Ｃ／Ｎ Ｃデータイ
ンタフェース（４）にセクトする（ステップ（Ｓｌ））
。次いで、ｐｃ本体（１）はデータ読み出し／＠き込み
機能起動信号（４ａ）をセットすることによって、制御
情報の入（書き込み）出（読み出し）力の要求をＮＣ側
に対して出す（ステップ（Ｓｌ） ）。一方、ＮＣ側情
報送受信部（３）では、処理のはじめにデータ読み出し
／啓き込み機能起動信号（４ａ）の有無を判定する（ス
テップ（Ｓｌ））。このとき、もし前記ステップ（Ｓｌ
）（Ｓｌ ）を経てＰＣ側から入出力要求が出されて
いた場合、ステップ（Ｓ４）の処理へすすむ。ステップ
（Ｓ４）では、設定データ（４１））’Ｉ−みて、ＰＣ
側の要求が。 読み出し・書き込みのどちらに関する
ものであるかを判定する。Ｒみ出し要求であればステッ
プ（Ｓりへ、書キ込み要求であればステップ（Ｓも）へ
すすむ。
ステップ（ＳＩ）（Ｍみ出しの場合）では、データ番号
（４０）ｆこよって指定さｎる制御データを、ＮＧ側情
報送受口部（３）がデータテープｔｖ （５）から読み
出して、ＰＣ／ＮＣデータインターフェイス（４）にセ
ーｙト（出力）する、また、ステップ（Ｓｌ）（書き込
みの場合）では、ＰＣ側がＰＣ／ＮＯデータインター７
ヱイス（４）にセットした制御データ（４ｄ）を、ＮＣ
側情報送受信部（３）がとり出してデータテープｖ（５
）のデータ番号（４Ｃ）によって指定される場所へセッ
ト（入力）する。ステップ（ＳＳ ）（Ｓｇ ）処理は
、アドレス参照テーブル（６）ヲ介しておこなわれる。
（４０）ｆこよって指定さｎる制御データを、ＮＧ側情
報送受口部（３）がデータテープｔｖ （５）から読み
出して、ＰＣ／ＮＣデータインターフェイス（４）にセ
ーｙト（出力）する、また、ステップ（Ｓｌ）（書き込
みの場合）では、ＰＣ側がＰＣ／ＮＯデータインター７
ヱイス（４）にセットした制御データ（４ｄ）を、ＮＣ
側情報送受信部（３）がとり出してデータテープｖ（５
）のデータ番号（４Ｃ）によって指定される場所へセッ
ト（入力）する。ステップ（ＳＳ ）（Ｓｇ ）処理は
、アドレス参照テーブル（６）ヲ介しておこなわれる。
各制御データには、そのデータ固有のデータ番号が付け
られており、アドレス参照テープ／Ｌ／（６）には、こ
のデータ番号に対応する制御データがＮＣ側データテー
ブル（５）のどの場所にあるかという情報が、データ番
号とデータのアドレスとの１対１対応で格納されている
。
られており、アドレス参照テープ／Ｌ／（６）には、こ
のデータ番号に対応する制御データがＮＣ側データテー
ブル（５）のどの場所にあるかという情報が、データ番
号とデータのアドレスとの１対１対応で格納されている
。
杏き込みの場合、ステップ（Ｓりを終えた時点で処理は
完了するが、読み出しの場合は、ステップ（Ｓｉ）のあ
とで、データ読み出し完了信号（４ｅ）をセットするこ
とによって、読み出し完了の合図をＰＣ側に対して出す
（ステップ（Ｓｒ） ）。ＰＣ側では、ステップ（Ｓｌ
）でデータ読み出し完了信号（４ｅ）の有無を判定して
おり、ＮＣ側から読み出し完了信号（４ｅ）が出されて
いれば、ステップ（ＳＳ）をおこなう。ステップ（Ｓｇ
）では、ＮＣＩＩからデータインターフェイス（４）に
出力さゎた制御データ（４ｄ）を、ｐｃ本体（１）が読
み出し、（ＳＳ）を終えた時点で処理が完了する。
完了するが、読み出しの場合は、ステップ（Ｓｉ）のあ
とで、データ読み出し完了信号（４ｅ）をセットするこ
とによって、読み出し完了の合図をＰＣ側に対して出す
（ステップ（Ｓｒ） ）。ＰＣ側では、ステップ（Ｓｌ
）でデータ読み出し完了信号（４ｅ）の有無を判定して
おり、ＮＣ側から読み出し完了信号（４ｅ）が出されて
いれば、ステップ（ＳＳ）をおこなう。ステップ（Ｓｇ
）では、ＮＣＩＩからデータインターフェイス（４）に
出力さゎた制御データ（４ｄ）を、ｐｃ本体（１）が読
み出し、（ＳＳ）を終えた時点で処理が完了する。
なお、ステリプ（Ｓｌ）で読み出し／書き込み機能起動
信号（４ａ）なし、と判定された場合にはステップ（Ｓ
４）〜（Ｓｌ）の処理は行われない。
信号（４ａ）なし、と判定された場合にはステップ（Ｓ
４）〜（Ｓｌ）の処理は行われない。
従来の数ｔｉｌｌ制御装宜に訃ける制御情報の入出力方
法は以上の様におこなわれるため、ＰＣ本体（１）がＮ
Ｃ側に入出力要求金山してからＮＣ側が制御データをデ
ータインターフェイス（４）にセット（出力〕または制
御データをＮＣデータテープ７１／（５）にセット（入
力）するまでに時間がかかり（ｉ５図■参照）、また、
入出力できる制御データの種類もＰＣ側とＮＣ側の間で
取り決められた（アドレス参照テープ／Ｉ’（６）に登
嶽された）ものに限られるなどの問題２儂があった。
法は以上の様におこなわれるため、ＰＣ本体（１）がＮ
Ｃ側に入出力要求金山してからＮＣ側が制御データをデ
ータインターフェイス（４）にセット（出力〕または制
御データをＮＣデータテープ７１／（５）にセット（入
力）するまでに時間がかかり（ｉ５図■参照）、また、
入出力できる制御データの種類もＰＣ側とＮＣ側の間で
取り決められた（アドレス参照テープ／Ｉ’（６）に登
嶽された）ものに限られるなどの問題２儂があった。
この発明は上記の様な問題点を解消するためになされた
もので、制御データ入出力の処理をより迅速かつ広範囲
の種類のデータについておこなうことができる数値制御
装置における制御情報の入出力方法を得ることを目的と
する。
もので、制御データ入出力の処理をより迅速かつ広範囲
の種類のデータについておこなうことができる数値制御
装置における制御情報の入出力方法を得ることを目的と
する。
この発明に係る数値制御装置にシける制御情報の入出力
方法は、従来、ＰＣ側の入出力要求をＮＣ側が受けて、
Ｎｏ側がデータテープＶに対する制御データの入出力を
おこなっていた方法を、ＰＣ側が直接、データテーブル
に対して制御データを入出力できる様にしたものである
。
方法は、従来、ＰＣ側の入出力要求をＮＣ側が受けて、
Ｎｏ側がデータテープＶに対する制御データの入出力を
おこなっていた方法を、ＰＣ側が直接、データテーブル
に対して制御データを入出力できる様にしたものである
。
〔作 用）
この発明の数値制御装置に訃ける制御情報の入出力方法
は、ＰＯ本体が制御情報の入出力に必要な情報をＰＣ内
部のデータバッファにセットし、情報送受舊部を始動さ
ぜることにより、ＰＣ側が指定制御データを、直接デー
タテーブルにセット（入力］、または、データテーブル
からＰＣ内データバッファにセクト（出力）することが
できる。
は、ＰＯ本体が制御情報の入出力に必要な情報をＰＣ内
部のデータバッファにセットし、情報送受舊部を始動さ
ぜることにより、ＰＣ側が指定制御データを、直接デー
タテーブルにセット（入力］、または、データテーブル
からＰＣ内データバッファにセクト（出力）することが
できる。
以下、この発明の一実施例を図について説明する。第１
図において、（１）はｐｃ本体、（２）はＮＯ本体、（
３）はＰＣ側の情報送受イ言部、（４）はＰＣ本体（１
）が制御情報の入出力に必要な情報をセットするデータ
バッファ、（４ａ）〜（４ｄ）は前記データ／＜９フア
（４）に設定される各種設定データ、（５）はＮｏ制御
情報を格納するデータテーブル、である。第２図は前記
第１図に示された方法ケ用いて制御情報の入出力が行わ
れる際のＰＣ本体（１）及びＰＣ側情報送受信部（３）
の動作を表わしたフローチャートであり、ステップ（Ｓ
＋）、（Ｓｔ）、（Ｓリ は前記第１図のＰＣ本体（１
）で行われる処理内容、ステップ（ＳＳ）〜（Ｓりは前
記第１図のＰＣ側情報送受信部（３）でおこなわれる処
理内容を示している。第５図（１）は前記第２因に示さ
れる処理が訃こなわれる際のタイミングチャートであり
、（ｂｌ）はＰＣ側情報送受信部（３）の動作周期、（
ｂ２）はＰＣ本体（１）の動作周期を示している。
図において、（１）はｐｃ本体、（２）はＮＯ本体、（
３）はＰＣ側の情報送受イ言部、（４）はＰＣ本体（１
）が制御情報の入出力に必要な情報をセットするデータ
バッファ、（４ａ）〜（４ｄ）は前記データ／＜９フア
（４）に設定される各種設定データ、（５）はＮｏ制御
情報を格納するデータテーブル、である。第２図は前記
第１図に示された方法ケ用いて制御情報の入出力が行わ
れる際のＰＣ本体（１）及びＰＣ側情報送受信部（３）
の動作を表わしたフローチャートであり、ステップ（Ｓ
＋）、（Ｓｔ）、（Ｓリ は前記第１図のＰＣ本体（１
）で行われる処理内容、ステップ（ＳＳ）〜（Ｓりは前
記第１図のＰＣ側情報送受信部（３）でおこなわれる処
理内容を示している。第５図（１）は前記第２因に示さ
れる処理が訃こなわれる際のタイミングチャートであり
、（ｂｌ）はＰＣ側情報送受信部（３）の動作周期、（
ｂ２）はＰＣ本体（１）の動作周期を示している。
次に動作について説明する。まず、ＰＣ本体（１）は制
御情報入出力に必要な設定データ、読み出し／啓き込み
要求信号（４ｂ）、読み書きしたいデータのオフセット
番号（４Ｑ）、さらに書き込み要求であれば、導き込も
うとする制御データ（４ｄ）をデータバッファ（４）に
セットする（ステップ（Ｓ＋））。
御情報入出力に必要な設定データ、読み出し／啓き込み
要求信号（４ｂ）、読み書きしたいデータのオフセット
番号（４Ｑ）、さらに書き込み要求であれば、導き込も
うとする制御データ（４ｄ）をデータバッファ（４）に
セットする（ステップ（Ｓ＋））。
次いで、ＰＣ本体（１）はテ°−タ読み出し／書き込み
機能起ａ信号（４ａ）をセ・ソトしたのち、ＰＣ内情報
送受侶部（３）を始動させる（ステップ（Ｓ２） ）ｅ
ＰＣ内情内情報償受信部）では、処理のはじめにデータ
読み出し／書き込み機能起ｖＪ信号（４ａ）の有無を判
定する（ステップ（ＳＳ））、このとき、もしデータバ
ッファ（４）に前記起勧侶％’（４ａ）カセットされて
いない場合は、ＰＣＣ側情報送受信部３）は何も処理を
ぜずに、ＰＣ本体（１）の処理に戻る。もし、前記起Ｄ
Ｍ号（４ａ）がセットされている場合は、ステップ（Ｓ
４）にすすむ。ステップ（Ｓ４）では、設定データ（４
ｂ）をみて、ＰＣ本体（１）の要求が読み出し・書き込
みのどちらに関するものであるかを判定する。読み出し
要求であればステップ（ＳＳ）を、書き込み要求であｎ
ばステップ（Ｓ６）を灯なう。ステップ（８１）（読み
出しの場合ンでは、オフセット番号（４Ｃ）によって指
定される制御データをＰＣＣ内情送送受信部３）がデー
タテープ／Ｉ／（５）から読み出して、ＰＣ内データパ
叩ファ（４）にセット（出力）するうオフセット番号（
４Ｃ）は読み書き要求のあつ１こ制御データがデータテ
ーブル（５）内のどの場所にあるかという情報ケデータ
テープＡ’（５）ノテーブルトップからのオフセット量
で示したものである。ステ９プＣ８＠）（’ｆＭき込み
の場合）では、ＰＣ本体（１）がデータバッフｙ （４
）にセットシタ制御データ（４ｄ）を、ＰＣＣ内情送送
受信部３）がとり出して、データテープ／ｌ’ （５）
のオフセット番号（４０月こよって指定される場所へセ
ット（入力）する。ステップ（ＳＳ ）、（Ｓｔ ）を
終えた時点で、ＰＣＣ内情送送受信部３）で行われる処
理は終了し、動作はＰＣ本体（１）に戻る。ｖＩき込み
の場合、この時、ｒ：Ｌで処理は完了するが、読み出し
の場合はＰＣ本体（１）カ前記ステップ（ｓｉ）によっ
てデータバッファに出力された制御データを読み出しく
ステリプＣ８審） ）したのち、処理が完了する。
機能起ａ信号（４ａ）をセ・ソトしたのち、ＰＣ内情報
送受侶部（３）を始動させる（ステップ（Ｓ２） ）ｅ
ＰＣ内情内情報償受信部）では、処理のはじめにデータ
読み出し／書き込み機能起ｖＪ信号（４ａ）の有無を判
定する（ステップ（ＳＳ））、このとき、もしデータバ
ッファ（４）に前記起勧侶％’（４ａ）カセットされて
いない場合は、ＰＣＣ側情報送受信部３）は何も処理を
ぜずに、ＰＣ本体（１）の処理に戻る。もし、前記起Ｄ
Ｍ号（４ａ）がセットされている場合は、ステップ（Ｓ
４）にすすむ。ステップ（Ｓ４）では、設定データ（４
ｂ）をみて、ＰＣ本体（１）の要求が読み出し・書き込
みのどちらに関するものであるかを判定する。読み出し
要求であればステップ（ＳＳ）を、書き込み要求であｎ
ばステップ（Ｓ６）を灯なう。ステップ（８１）（読み
出しの場合ンでは、オフセット番号（４Ｃ）によって指
定される制御データをＰＣＣ内情送送受信部３）がデー
タテープ／Ｉ／（５）から読み出して、ＰＣ内データパ
叩ファ（４）にセット（出力）するうオフセット番号（
４Ｃ）は読み書き要求のあつ１こ制御データがデータテ
ーブル（５）内のどの場所にあるかという情報ケデータ
テープＡ’（５）ノテーブルトップからのオフセット量
で示したものである。ステ９プＣ８＠）（’ｆＭき込み
の場合）では、ＰＣ本体（１）がデータバッフｙ （４
）にセットシタ制御データ（４ｄ）を、ＰＣＣ内情送送
受信部３）がとり出して、データテープ／ｌ’ （５）
のオフセット番号（４０月こよって指定される場所へセ
ット（入力）する。ステップ（ＳＳ ）、（Ｓｔ ）を
終えた時点で、ＰＣＣ内情送送受信部３）で行われる処
理は終了し、動作はＰＣ本体（１）に戻る。ｖＩき込み
の場合、この時、ｒ：Ｌで処理は完了するが、読み出し
の場合はＰＣ本体（１）カ前記ステップ（ｓｉ）によっ
てデータバッファに出力された制御データを読み出しく
ステリプＣ８審） ）したのち、処理が完了する。
以上のように、この発明によねば、従来Ｎｏ側を介して
行わ１ていた制御情報の入出力処理７２ ＰＣ側のみで
処理できるため、処理が迅速に打わｎる効果、及び、従
来入出力処理の１祭に参照していたアドレス参照テーブ
ルの代わりにオフセット番号を用いたため、広範囲の制
＠惰報を容易に入出力できる効果がある。
行わ１ていた制御情報の入出力処理７２ ＰＣ側のみで
処理できるため、処理が迅速に打わｎる効果、及び、従
来入出力処理の１祭に参照していたアドレス参照テーブ
ルの代わりにオフセット番号を用いたため、広範囲の制
＠惰報を容易に入出力できる効果がある。
第１図はこの発明の一実施例による数刊制御装置におけ
る制御情報の入出力の１ａ略を示すブロック図、第２図
は前記第１（２）に示された方法を用いて制御情報の入
出力が行わｎる際のフローチャート、第８図は従来の数
置制御装置における制御情報の入出力の概略を示すブロ
ック図、第４図は前記第３図に示さｎた方法を用いて制
御情報の入出力が行わわる際のフローチャート、第５図
は前記第２図及び前記第４図に示される処理がおこなわ
れる際のタイミングチャートである。 なお、図中、同一符号は同一、又は相当部分を示す。
る制御情報の入出力の１ａ略を示すブロック図、第２図
は前記第１（２）に示された方法を用いて制御情報の入
出力が行わｎる際のフローチャート、第８図は従来の数
置制御装置における制御情報の入出力の概略を示すブロ
ック図、第４図は前記第３図に示さｎた方法を用いて制
御情報の入出力が行わわる際のフローチャート、第５図
は前記第２図及び前記第４図に示される処理がおこなわ
れる際のタイミングチャートである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 数値制御装置を制御する制御情報の入出力方法において
、入出力の処理をＰＣ側が直接、数値制御装置に対して
行うことを特徴とする数値制御装置における制御情報の
入出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12210987A JPS63285611A (ja) | 1987-05-19 | 1987-05-19 | 数値制御装置における制御情報の入出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12210987A JPS63285611A (ja) | 1987-05-19 | 1987-05-19 | 数値制御装置における制御情報の入出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63285611A true JPS63285611A (ja) | 1988-11-22 |
Family
ID=14827863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12210987A Pending JPS63285611A (ja) | 1987-05-19 | 1987-05-19 | 数値制御装置における制御情報の入出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63285611A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442308A (ja) * | 1990-06-07 | 1992-02-12 | Fanuc Ltd | 数値制御装置のデータ受渡し方式 |
| CN103744356A (zh) * | 2014-01-17 | 2014-04-23 | 重庆大学 | 一种基于dsp/fpga动态可配置的机床智能控制器及控制方法 |
-
1987
- 1987-05-19 JP JP12210987A patent/JPS63285611A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442308A (ja) * | 1990-06-07 | 1992-02-12 | Fanuc Ltd | 数値制御装置のデータ受渡し方式 |
| CN103744356A (zh) * | 2014-01-17 | 2014-04-23 | 重庆大学 | 一种基于dsp/fpga动态可配置的机床智能控制器及控制方法 |
| US10078323B2 (en) | 2014-01-17 | 2018-09-18 | Chongqing University | Dynamically configurable intelligent controller and control method for machine tools based on DSP/FPGA |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPS63285611A (ja) | 数値制御装置における制御情報の入出力方法 | |
| US11755516B2 (en) | Direct memory access | |
| EP0476154A1 (en) | System for executing instruction of pc | |
| JP2940722B2 (ja) | 開発支援システム | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS6122330B2 (ja) | ||
| JPH01205203A (ja) | プログラマブルコントローラのプログラム管理方式 | |
| JPH02150906A (ja) | 数値制御装置 | |
| JPH05334099A (ja) | 状態設定レジスタの書込回路 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH02238533A (ja) | メモリ回路 | |
| JPH0546220A (ja) | 数値制御装置 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPH0242587A (ja) | 画像処理装置 | |
| JPS62279452A (ja) | メモリ制御装置 | |
| JPS62105252A (ja) | 異常検出回路 | |
| JPS61112237A (ja) | デ−タ処理装置 | |
| JPS63271652A (ja) | Ｄｍａ制御装置 | |
| JPS6250854B2 (ja) | ||
| JPH01183753A (ja) | 入出力制御装置 | |
| JPH0296804A (ja) | 数値制御装置 | |
| JPS62131356A (ja) | マイクロプロセツサシステムの周辺制御回路 |