JPS63283318A - モデムの特性等化方法 - Google Patents

モデムの特性等化方法

Info

Publication number
JPS63283318A
JPS63283318A JP11849687A JP11849687A JPS63283318A JP S63283318 A JPS63283318 A JP S63283318A JP 11849687 A JP11849687 A JP 11849687A JP 11849687 A JP11849687 A JP 11849687A JP S63283318 A JPS63283318 A JP S63283318A
Authority
JP
Japan
Prior art keywords
signal
training
input
training information
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11849687A
Other languages
English (en)
Other versions
JPH0671219B2 (ja
Inventor
Toru Ogawa
透 小川
Masayoshi Inoue
井上 雅善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62118496A priority Critical patent/JPH0671219B2/ja
Publication of JPS63283318A publication Critical patent/JPS63283318A/ja
Publication of JPH0671219B2 publication Critical patent/JPH0671219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 ファーストポーリング方式であって、メモリに格納され
たトレーニング情報を一括して読み込んで等化動作を行
なうことにより、トレーニング情報の読み込み時間を短
縮して、通信時間を減らすことができる。
〔産業上の利用分野〕
本発明は、ファーストポーリング方式に関し、特に、モ
デム内の固定等化器にトレーニング情報を一括して入力
するようにしたファーストポーリング方式に関するもの
である。
〔従来の技術〕
一般に、プリエンファシスを適用したファーストポーリ
ング用モデムにおいて、送信側で回線特性の等化を行な
うために、端末装置からモデムに送信要求信号(以後R
3信号とする)を送ってから、外部の回線にトレーニン
グ信号に応じた信号を出力するまでに十数msの遅延が
生じる。
先ず、端末装置は、データの送信に先立って、R3信号
をモデムに送る。モデムはRSオンを認識するとモデム
内の固定等化器にトレーニング信号を順次入力する。
例えば、固定等化器が40バイトのタップレジスタを内
蔵しているとすると、クロック信号に同期して、トレー
ニング信号がタップレジスタに順次入力される。次に、
タップレジスタの全データを読み出して等化動作を行な
う。
固定等化器に対しトレーニング信号の入力が終わると、
次に、モデムは、端末装置に送信許可信号(以後CS信
号とする)を送り、端末装置からのデータを順次入力し
てデータ送信を行なう。
第4図は、従来のモデムにおける信号のタイミングを示
す。送信信号として、R3信号に同期してトレーニング
信号がモデムに入力され、C8信号に同期して端末装置
のデータがモデムに入力される。また、出力信号として
、送信信号に所定の動作(等化動作、フィルターによる
帯域選択動作。
変調動作等)を施した信号が出力される。尚、図におい
て、トレーニング信号、データ及びそれらに対応する出
力信号は、「トレーニング」、「データ」とした。
〔発明が解決しようとする問題点〕 ところで、上述した従来方式にあっては、モデムにトレ
ーニング情報が入力されてから、トレーニング信号に対
応した信号が出力されるまで、所定の遅延を生じていた
。遅延の原因には、モデム内の構成回路の信号処理によ
る遅延と、固定等化器へのトレ−ニング信号の読み込み
(タップレジスタへのトレーニング信号の順次入力)に
よる遅延がある。特に、固定等化器にあっては、回線特
性の等化を行なうために入力するトレーニング信号は一
定であるにもかかわらず、毎回パイ14位で順次読み込
んでいるため、読み込み時間が無駄であるという問題点
があった。トレーニング信号の読み込み時間が多ければ
、それだけ通信時間も長くなることになる。
本発明は、このような点にかんがみて創作されたもので
あり、トレーニング信号の読み込み時間を短縮して、通
信時間を減らすようにしたファーストポーリング方式を
提供することを目的としている。
〔問題点を解決するための手段〕
第1図は、本発明のファーストポーリング方式の原理ブ
ロック図である。
図において、プリエンファシスを適用したファーストポ
ーリング方式におけるメモリ121は、トレーニング情
報を格納する。
固定等化器111は、メモリ121に格納されたトレー
ニング情報を読み込んで等化動作を行ない、当該トレー
ニング信号に対応した信号を出力する。
従って、全体として、メモリ121に格納されたトレー
ニング情報を一括して固定等化器111に入力するよう
に構成されている。
〔作 用〕
メモリ121にトレーニング情報を格納しておき、固定
等化器111は、当該トレーニング情報を読み込んで等
化動作を行ない、該トレーニング情報Gこ対応した信号
を出力する。
本発明にあっては、トレーニング情報を一括して入力す
ることにより、トレーニング情報の読み込み時間を短縮
して、通信時間を減らすことができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例におけるファーストポーリ
ング方式の構成を示す。
■、   と、1文との・心 、 ここで、本発明の実施例と第1図との対応関係を示して
おく。
固定等化器111は、固定等化器211.213に相当
する。
メモリ121は、ROM221に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
U准λ匪戊 第2図において、ファーストポーリング用のモデム20
0は、入力信号に対して等化動作を行なう固定等化器2
11.213と、全ての通信先に対応したトレーニング
信号を収めたトレーニングパターンテーブルを格納する
ROM221と、ROM221からのデータの読出しを
制御する制御部210と、固定等化器211,213か
らの出力の帯域を選択するロールオフフィルター(RO
F)231,233と、乗算器241 (乗数: co
sθ)9乗算器243 (乗数: −5in θ)と、
加算器245とを備えている。
ROM221に格納されたトレーニング信号は、固定等
化器211及び固定等化器213のタップレジスタ(図
示せず)に一括して入力される。また、端末装置(図示
せず)からモデム200に送られてくるデータは、固定
等化器211.213のタップレジスタに順次入力され
る。固定等化器211の出力はロールオフフィルター2
31に入力される。同様に、固定等化器213の出力は
ロールオフフィルター233に入力される。そして、ロ
ールオフフィルター231の出力は乗算器241を介し
て加算器245に、ロールオフフィルター233の出力
は乗算器243を介して加算器245に入力される。加
算器245は、乗算器241及び乗算器243からの出
力を加算して、モデム200の出力信号として回線(図
示せず)に送信する。
また、制御部210.固定等化器211.213には、
端末装置からのR3信号を含む指示信号が入力され、制
御部210は、指示信号に応じて、トレーニング信号読
出し指示をROM221に送る。
旦−m陣1作 第3図は、実施例のモデムにおける入出力信号のタイミ
ングを示す。図において、固定等化器211.213に
入力される端末装置からのデータと、加算器245から
出力されるトレーニング信号及びデータに対応した信号
は、共に「トレーニング」、「データ」とした。
モデム200への入力信号としては端末装置側のデータ
を、出力信号としては、トレーニング信号に対応した信
号と人力データに対応した信号を考える。
既に、モデム200は、送信可能な状態にあるものとす
る。
先ず、モデム200は、端末装置のRSオフを検出し、
トレーニング信号続出しのための指示信号を制御部21
0に送る。制御部210は、指示信号を受は取ると、ト
レーニング信号をROM221に格納されたトレーニン
グパターンテーブルから読み出して、固定等化器211
.213に入力する。固定等化器211,213では、
入力されたトレーニング信号をタップレジスタに格納す
る。
次に、モデム200は、端末装置のRSオンを検出する
と、タップレジスタに格納されたトレーニング信号を読
み出して等化動作を行なうと共に、端末装置からのデー
タを順次タンプレジスタに格納する。
固定等化器211からの出力は、ロールオフフィルター
231に入力され、ロールオフフィルター231では入
力信号の低域及び高域の遮断を行なう。同様に、固定等
化器213からの出力は、ロールオフフィルター233
に入力され、ロールオフフィルター233では入力信号
の低域及び高域の遮断を行なう。ロールオフフィルター
231からの出力信号は乗算器241を介して加算器2
45に入力され、ロールオフフィルター233からの出
力信号は乗算器243を介して加算器245に入力され
、加算器245によってそれらを加算することによって
変調して、回線に送出する。
■、    のまとめ このように、ROM221のトレーニングパターンテー
ブルに、通信先のトレーニング信号を格納しておいて、
固定等化器211,213では、端末装置からのR3信
号受信に先立って、当該トレーニング信号をタップレジ
スタに読み込む。RS信号を受信した後は、通常の等化
動作と同時にデータ入力を行なう。
従って、第3図に示すように、R3信号受信後にトレー
ニング信号の読み込みに要していた時間を無くして、通
信時間を減らすことができる。
■、 Oの・形態美 なお、上述した本発明の実施例にあっては、R8信号の
受信に先立って、固定等他罪211,213へのトレー
ニング信号の入力を行なったが、制御部210がR3信
号を受信した後に、ROM221に格納されているトレ
ーニング信号を固定等化器211.213に一括して入
力するようにしても、トレーニング信号入力に要する時
間を短縮することが可能である。
また、実施例において、ROM221にトレーニング信
号を格納したが、ROMに限らず、FROM (EEP
ROM等の書き換え可能なものも含むものとする)やR
AMで構成することも可能である。RAMの場合は、回
線接続に先立って、トレーニングに関する情報を転送す
ればよい。
更に、N、実施例と第1図との対応関係」において、第
1図と本発明との対応関係を説明しておいたが、これに
限られることはなく、各種の変形態様があることは当業
者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、メモリに格納された
トレーニング情報を一括して読み込んで、通信時間を減
らすことができ、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明のファーストポーリング方式の原理ブロ
ック図、 第2図は本発明の一実施例におけるファーストポーリン
グ方式を適用したモデムの構成図、第3図は実施例にお
ける入出力信号のタイミング図、 第4図は従来例における入出力信号のタイミング図であ
る。 図において、 111.211,213は固定等化器、121はメモリ
、 200はモデム、 210は制御部、 221はROM。 231.233はロールオフフィルター、241.24
3は乗算器、 245は加算器である。

Claims (1)

  1. 【特許請求の範囲】 プリエンファシスを適用したファーストポーリング方式
    において、 トレーニング情報を格納するメモリ(121)と、 メモリ(121)に格納されたトレーニング情報を読み
    込んで等化動作を行ない、当該トレーニング信号に対応
    した信号を出力する固定等化器(111)と、 を備え、メモリ(121)に格納されたトレーニング情
    報を一括して固定等化器(111)に入力するように構
    成したことを特徴とするファーストポーリング方式。
JP62118496A 1987-05-15 1987-05-15 モデムの特性等化方法 Expired - Fee Related JPH0671219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62118496A JPH0671219B2 (ja) 1987-05-15 1987-05-15 モデムの特性等化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62118496A JPH0671219B2 (ja) 1987-05-15 1987-05-15 モデムの特性等化方法

Publications (2)

Publication Number Publication Date
JPS63283318A true JPS63283318A (ja) 1988-11-21
JPH0671219B2 JPH0671219B2 (ja) 1994-09-07

Family

ID=14738109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62118496A Expired - Fee Related JPH0671219B2 (ja) 1987-05-15 1987-05-15 モデムの特性等化方法

Country Status (1)

Country Link
JP (1) JPH0671219B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244172A (ja) * 1985-04-23 1986-10-30 Fujitsu Ltd 等化器設定方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244172A (ja) * 1985-04-23 1986-10-30 Fujitsu Ltd 等化器設定方式

Also Published As

Publication number Publication date
JPH0671219B2 (ja) 1994-09-07

Similar Documents

Publication Publication Date Title
JPH07334454A (ja) データ伝送装置及びデータ伝送方法
JPS63283318A (ja) モデムの特性等化方法
JPH05300113A (ja) シェルフ構成におけるカード間通信方式
JPS61161568A (ja) 情報伝送方式
US5579483A (en) Communication controller for controlling multi-channel multiplex communication and having channel selection functions and memory for storing communication control data for each channel
JP2000148216A (ja) プラントコントローラ通信装置
JPS60217446A (ja) 高速プログラマブルロジツクコントロ−ラ
JPS59161956A (ja) 伝送制御装置
JP2000047706A (ja) アクチュエ―タの制御システム及び制御方法
JPS6232748A (ja) デ−タ転送装置
JP3146864B2 (ja) 単方向ループ型伝送回路
JPH0267667A (ja) 回路基板
JPH02250453A (ja) データ受信装置
JPH03268632A (ja) 回線制御信号送出方式
JPH04111558A (ja) シリアル入出力装置
JPS63249243A (ja) 二次記憶情報セ−ブ方式
JPH023345B2 (ja)
JPH03184112A (ja) 装置内ユニット制御方法および装置
JPH02108359A (ja) 画像データ送出装置および画像形成装置
JPS61216192A (ja) メモリ−書き込み方式
JPS61150543A (ja) ノ−ド内ポイント・ツウ・ポイント通信方式
JPH045748A (ja) 情報処理装置
JPS60122452A (ja) 制御装置
JPH03172959A (ja) 情報処理システム
JPH0341542A (ja) 周辺制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees