JPS63281507A

JPS63281507A - 増幅回路

Info

Publication number: JPS63281507A
Application number: JP11754187A
Authority: JP
Inventors: Makoto Furuhashi; 古橋　真
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-05-14
Filing date: 1987-05-14
Publication date: 1988-11-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野本発明は、論理回路素子を用いたアナログの増幅回路に
関する。

Ｂ０発明の概要本発明は論理回路素子を用いたアナログの増幅回路にお
いて、スタンバイ期間に、ＮＡＮＤ回路の入力信号の供
給される入力端を、増幅回路としての直流動作点に略等
しい電圧値に保持してお（ようにしたことにより、スタ
ンバイ期間から増幅回路としての動作期間への切換直後
から上記直流動作点の安定が得られ、正常な出力を得る
ことができるようにし、また、入力信号がいつ印加され
てもラッチアップ現象の起こる虞れのないようにしたも
のである。

Ｃ０従来の技術例えば、２インチ径の磁気ディスクを用いてデータの記
録・再生を行うディスク記録再生装置において、その再
生系に論理回路素子を用いたアナログの増幅回路を使用
することが提案されている。

このような増幅回路として、例えば第３図に示すように
、信号入力端子１０１が交流結合用のコンデンサ１０２
を介してＣＭＯ３構成のインバータ１０３０入力端に接
続され、このインバータ１０３の入力端と出力端の間に
帰還用の抵抗１０４（高抵抗）が接続され、上記インバ
ータ１０３の出力端が信号入力端子１０５に接続されて
成る構成のものが従来より知られている。この回路は、
入力電圧を■１．出力電圧を■。とすると、例えば第４
図に示すような入出力特性を有しており、増幅回路とし
ての直流動作点は■。＝■１となる約１　／　２　Ｖ　
ｎゎ（Ｖ２Ｏは電源電圧）の点Ｐである。

この回路は高利得の低消費電力増幅回路としてよく用い
られるが、無信号時にインバータ１０３の消費電力が最
大になるのと、後続段をロジックレベルで受ける用途で
は次段のロジックレベルが確定しないという欠点がある
。

Ｄ１発明が解決しようとする問題点そこで、このような欠点を解決するものとして、例えば
第５図に示すように、インバータ１０３０代わりにＮＡ
ＮＤ回路１０６を用いて、該ＮＡＮＤ回路１０６の一方
の入力端に２値信号Ｇを供給し、無信号時のスタンバイ
期間では上記２値信号ＧをＬレベル（ローレベル）とし
、増幅回路としての動作期間では上記２値信号ＧをＨレ
ベル（ハイレベル）とする方法が考えられる。ところが
、上記２値信号ＧのＬレベルからＨレベルへの切換時に
、コンデンサ１０２と抵抗１０４による時定数τにより
直流動作点の安定が遅れ、この期間は正常な出力が得ら
れない、すなわち、第６図に示すように、上記２値信号
ＧのＬレベルからＨレベルへの切換時に、入力電圧ｖ、
の直流分がＶＤｌｌから約１／２Ｖｍｓに安定するまで
時間が掛かってしまい、この期間Ｔにおいて出力電圧ｖ
０はＧＮＤ（接地電位）となるか、あるいは変化が生じ
ても正常な波形とはならない。なお、上記２値信号Ｇの
ＨレベルからＬレベルへの切換時においても、上記時定
数τにより上記入力電圧ｖ１の直流分の安定が遅れる。

また、上記２値信号ＧがＬレベルのスタンバイ期間に入
力信号が印加された場合、ｖ、＞Ｖ、、となる状態が生
じていわゆるラッチアップ現象による素子破壊の虞れが
ある。

本発明は、上述したような従来の問題点に鑑みて提案さ
れたものであり、スタンバイ期間から増幅回路としての
動作期間への切換直後から正常な出力を得ることができ
るような増幅回路を提供することを目的とする。また、
本発明は、スタンバイ３１！間に入力信号が印加された
場合でも、ラッチアンプ現象の起こる虞れのない増幅回
路を提供することを他の目的とする。

Ｅ０問題点を解決するための手段本発明に係る増幅回路は、前述した問題点を解決するた
めに、信号入力端子は交流結合用のコンデンサを介して
、一方の入力端に２値信号が供給されるＣＭＯ３構成の
ＮＡＮＤ回路の他方の入力端に接続され、このＮＡＮＤ
回路の上記他方の入力端と出力端の間に帰還用の抵抗と
スイッチが直列に接続され、上記帰還用の抵抗とスイッ
チの間に増幅回路としての直流動作点に略等しい電圧を
印加するための電圧印加手段が接続され、上記ＮＡＮＤ
回路の出力端は信号出力端子に接続されて成り、上記Ｎ
ＡＮＤ回路の上記一方の入力端に供給される２（！信号
がＬレベルの期間には上記スイッチをオフ状態とし、該
２値信号がＨレベルの期間には上記スイッチをオン状態
とするようにしたことを特徴としている。

Ｆ９作用本発明によれば、上記２値信号がＬレベルとなるスタン
バイ期間において、上記ＮＡＮＤ回路の入力信号の供給
される側の入力端が、上記電圧印加手段により、増幅回
路としての直流動作点に略等しい電圧値に保持される。

Ｇ、実施例以下、本発明に係る増幅回路の一実施例について図面を
参照しながら詳細に説明する。

第１図は本実施例の増幅回路を示す回路図である。この
第１図において、信号入力端子ｌは交流結合用のコンデ
ンサ２を介して、一方の入力端に“２値信号Ｇが供給さ
れるＣＭＯ３構成のＮ　Ａ　Ｎ　Ｄｕ路３の他方の入力
端に接続されている。上記２値信号Ｇは、スタンバイ期
間ではＬレベル（ローレベル）とされ、増幅回路として
の動作期間ではＨレベル（ハイレベル）とされる。上記
ＮＡＮＤｕ路３の上記コンデンサ２が接続された側の入
力端すなわち入力信号が供給される側の入力端と出゛　
　　　力端の間には、帰還用の抵抗４（高抵抗）とスイ
ッチ５が直列に接続されており、これらの抵抗４とスイ
ッチ５の間には分圧用の抵抗６．７（同抵抗値）が電圧
印加手段として接続されている。すなわち、上記抵抗６
．７により電源電圧■１．が分圧され、増幅回路として
の直流動作点に略等しむ１電圧（約１／２■、１１）が
接続点Ｑに印加されることになる。また、上記ＮＡＮＤ
回路３の出力端は信号出力端子８に接続されている。上
記スイッチ５は、上記２値信号ＧがＬレベルの期間（ス
タンバイ期間）にはオフ状態とされ、Ｈレベルの期間（
増幅回路としての動作期間）にはオン状態とされるよう
になっている。

このような構成を有する増幅回路において、第２図に示
すように、スイッチ５がオフ状態とされる２値信号Ｇの
Ｌレベルの期間（スタンバイ期間）では、ＮＡＮＤ回路
３の入力信号の供給される側の入力端における入力電圧
Ｖ、の直流分は、抵抗６．７により分圧された電圧が印
加され約１／２Ｖ。となっており、ＮＡＮＤ回路３の出
力端における出力電圧ｖ０はＶＤｌｌとなっている。ま
た、スイッチ５がオン状態とされる２値信号ＧのＨレベ
ルの期間（増幅回路としての動作期間）になっても、上
記入力電圧ｖ、の直流分はほとんど変化せず、上記出力
電圧ｖ０の直流分はＧＮＤ　（接地電位）に落ちること
な（直ちに約１／２ＶＤ！、となり、増幅回路としての
正常な動作が行われる。すなわち、上記２値信号ＧのＬ
レベルの期間において、上記入力電圧Ｖ＋の直流分が増
幅回路としての直流動作点に略等しい電圧（約１／２Ｖ
ｌｌｌ）に保持されるため、上記２値信号ＧのＬレベル
からＨレベルへの切換時に上記入力電圧ｖ１の直流分の
変化がほとんどな（、切換直後から直流動作点の安定が
得られ、正常な出力を得ることができる。

また、スタンバイ期間には、抵抗６，７にＶ９．／２Ｒ
（Ｒは抵抗６．７の各抵抗値）の電流が流れることにな
るが、該抵抗６．７を充分大きな抵抗値としておくこと
により、その電流は小さく抑えられスタンバイ状態での
消費電力を非常に小さくすることができる。

また、上記入力電圧ｖ、の直流分は常に約１／２’１ｌ
ｌＤに固定されるため、入力信号がいつ印加されてもラ
ッチアップ現象の起こる虞れはない、この場合、上記入
力信号のピーク・トウー・ピークは■。を越えない範囲
であることは言うまでもないことである。

なお、ＮＡＮＤ回路３の入力信号の供給される側の入力
端とスイッチ５とは高抵抗４で接続されてい゛るため、
２値信号ＧのＨレベル／ムレベルの切換とスイッチ５の
オン／オフの切換のタイミングについては、あまり高精
度な制御は要求されない。

Ｈ０発明の効果上述した実施例の説明から明らかなように、本発明に係
る増幅回路によれば、スタンバイ期間において、ＮＡＮ
Ｄ回路の入力信号の供給される側の入力端を、増幅回路
としての直流動作点に略等しい電圧値に保持しておくこ
とにより、スタンバイ期間から増幅回路としての動作期
間への切換直後から上記直流動作点の安定が得られ、正
常な出力を得ることができる。また、上記入力端の電圧
（直流分）は常に上記直流動作点近傍の電圧値に固定さ
れるため、入力信号がいつ印加されてもラッチアップ現
象の起こる虞れはない。

【図面の簡単な説明】

第１図は本発明に係る増幅回路の一実施例を示す回路図
、第２図は上記実施例の増幅回路の動作を説明するため
のタイムチャートである。第３図は従来の増幅回路の一例を示す回路図、第４図は
上記従来の増幅回路の一例における直流動作点を示す入
出力特性図、第５図は従来の増幅回路の他の例を示す回
路図、第６図は上記従来の増幅回路の他の例の動作を説
明するためのタイムチャートである。ｌ・・・信号入力端子２・・・コンデンサ３・・・ＮＡＮＤ回路４・・・抵抗５・・・スイッチ６．７・・・抵抗８・・・信号出力端子

Claims

【特許請求の範囲】信号入力端子は交流結合用のコンデンサを介して、一方
の入力端に２値信号が供給されるＣＭＯＳ構成のＮＡＮ
Ｄ回路の他方の入力端に接続され、このＮＡＮＤ回路の
上記他方の入力端と出力端の間に帰還用の抵抗とスイッ
チが直列に接続され、上記帰還用の抵抗とスイッチの間
に増幅回路としての直流動作点に略等しい電圧を印加す
るための電圧印加手段が接続され、上記ＮＡＮＤ回路の出力端は信号出力端子に接続されて
成り、上記ＮＡＮＤ回路の上記一方の入力端に供給される２値
信号がローレベルの期間には上記スイッチをオフ状態と
し、該２値信号がハイレベルの期間には上記スイッチを
オン状態とするようにしたことを特徴とする増幅回路。