JPS63280532A - ポ−リング制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 〔概要〕 複数のシリアルインタフェースに夫々複数の端末装置を
接続し、この複数の端末装置をポーリング方式で呼び出
す制御局において、無応答の端末装置が多くなると、無
応答端末装置をスキップする動作だけ、応答している端
末装置社対するポーリング周期が長くなる無駄を省くた
め、シリアルインクフェース毎に無応答の端末装置群を
フラグによって区分し、総ての端末装置が無応答のシリ
アルインタフェースをスキップさせることで、応答する
端末装置に対するポーリング周期を短くした。

〔産業上の利用分野〕

本発明は制御局が複数の端末装置をポーリング方式で選
択して通信するシステムに係り、特に無応答の端末装置
が多い場合のポーリングに要する時間を短縮し、効率の
良い通信を可能とするポーリング制御方式に関する。

データリンクの確立に関して、一つの制御局が複数の端
末装置をシリアルインタフェースで接続し、集中管理を
行う方式として、ポーリング／セレクティング方式が用
いられている。

ところで、複数の端末装置が総て制御局の送出するポー
リング信号に応答するとは限らず、電源未投入等により
、応答しない端末装置が多い場合に、通信を希望する端
末装置の待ち時間は短縮されることが必要である。

〔従来の技術〕

第４図は従来の技術を説明するブロック図で、第５図は
第４図の動作を説明するフローチャートである。

第４図はポーリング制御装置に複数の端末装置が接続さ
れた状態を示す。プロセッサ１は制御記憶３に格納され
ているプログラムを読出して動作し、インタフェース回
路４を経て上位装置から送出される命令を一旦メモリ８
に格納してから読出して解析する。

プロセッサエは上位装置からの命令により、各端末装置
１４〜２１をポーリングして呼び出すため、第５図■に
示す如く、初期設定時にはアドレスレジスタ５の初期化
を行う。そして、■の如くタイマ２がオンか否かを調べ
る。初期設定時にはタイマ２はオフの状態であるため、
プロセッサ１は■の如く強制ポーリング許可アドレスと
アドレスレジスタ５の内容の比較を行う。

この強制ポーリング許可アドレスはメモリ８に端末装置
１４のアドレスから順に端末装置２１のアドレスまで格
納されており、プロセッサ１は先ず端末装置１４のアド
レスと初期化したアドレスとを■の如（一致か否か調べ
る。初期化したアドレスは端末装置１４を示すため、こ
の比較結果は一致する。

従って、プロセッサ１はアドレスレジスタ５に端末装置
１４のアドレスを格納する。デコーダ６はこのアドレス
をデコードし、ドライバレシーバ１０をイネーブルとす
る。続いてプロセッサ１はＰ／Ｓ、Ｓ／Ｐ　（並列／直
列、直列／並列）変換回路７を経て並列信号を直列信号
に変換し、ドライバレシーバ１０を経て■の如く端末装
置１４にアドレスを送出してポーリングを行う。

端末装置１４がこのポーリングに応答したか否かのポー
リング結果は、プロセッサ１により■の如くメモリ８の
ロギングテーブル９に記録される。

ここで端末装置１４が応答し、データ転送を要求した時
は、プロセッサ１はこれを許可し、端末装置１４の送出
するデータをドライバレシーバ１０を経てＰ／Ｓ、Ｓ／
Ｐ変換回路７により直列信号を並列信号に変換させ、イ
ンタフェース回路４を経て上位装置に送出する。

上位装置が端末装置１４にデータを転送を要求していた
場合は、プロセッサ１は端末装置１４が応答したことで
、インタフェース回路４を経て上位装置からデータを送
出させ、Ｐ／Ｓ、Ｓ／Ｐ変換回路７とドライバレシーバ
１０を経て端末装置１４に転送する。

プロセッサ１は上記処理が完了すると、■に示す如く、
強制ポーリング許可アドレスをインクリメントする。即
ち、端末装ｆｆ１５のアドレスに設定した後、■の如く
タイマ２をスタートさせる。

そして、端末装置を呼び出すためのアドレスを■の如く
インクリメントして、即ち、端末装置１５のアドレスに
設定して、［相］の如く終了か否かを調べる。

上位装置から終了を指示されていなければ、プロセッサ
１は■の如（タイマ２がオンか否かを調べる。前記の如
くタイマ２はスタートさせられているためオンであり、
プロセッサ１は０の如くメモリ８のロギングテーブル９
に記録された、アドレスで示される端末装置の前回の記
録を参照し、■の如（この記録が応答か否かを調べる。

ロギングテーブル９には前回ポーリングで呼び出した時
に、該当する端末装置が応答したか否かを記録しており
、端末装置のアドレスにより索引される。

初期設定時では、端末装置１５は未だポーリングされて
いないため、ロギングテーブル９には応答が無いと記録
されている。従って、■の如くアドレスで示される端末
装置へのポーリングと、［相］の如くポーリング結果の
記録及び処理は省略され、■の如く次の端末装置を呼び
出すためのアドレスのインクリメントが行われる。

［相］において終了が指示されていなければ、■、■、
■、■、［相］をたどる動作が繰り返され、タイマ２が
所定の時間経過してオフとなると、プロセッサ１は■の
如く強制ポーリング許可アドレスと端末装置を呼び出す
アドレスとを比較し、■の如く一致を調べ、一致しなけ
れば■の如く、アドレスで示される端末装置の前回の記
録を参照し、■の如くポーリングに対する応答の記録を
調べ、この記録が応答無しであると、■に移行し端末装
置のアドレスのインクリメントを行う。

この場合、タイマ２はスタートしていないため、オフの
ままであり、■、■、■、■、＠、■、［相］を循環し
、■のアドレスインクリメントにより■で一致すると、
ドライバレシーバ１１を経て端末装置１日がポーリング
されてロギングテーブル９にその結果が記録され、次に
端末装置１７が記録される。このようにして、ドライバ
レシーバ１２を経て端末装置１８．１９がポーリングさ
れてロギングテーブル９にその結果が記録され、ドライ
バレシーバ１３を経て端末装置２０．２１がポーリング
されてロギングテーブル９にその結果が記録される。

端末装置１４〜２１が総て−通りポーリングされた後は
、プロセッサ１は上位装置から指示されない限り、■で
タイマ２がオンか否かを調べ、オンであれば■でアドレ
スで示される端末装置の前回の記録を参照し、＠でロギ
ングテーブル９が応答と記録してあれば、■の如くアド
レスで示される端末装置へのポーリングを行い、［相］
の如（ポーリング結果のロギングテーブル９に対する記
録とデータ転送等の処理を行い、■の如くアドレスのイ
ンクリメントをして次の端末装置のポーリングに移行す
る動作を継続する。

そして、■でタイマ２がオフとなると、■の如く強制ポ
ーリング許可アドレスと端末装置呼び出しアドレスとを
比較し１、■で一致すれば、■で端末装置へのポーリン
グを行い、■、■、■を経て、無応答の端末装置が電源
投入等によりポーリングに応答出来る状態となった場合
、継続してポーリングするグループに加える。

〔発明が解決しようとする問題点〕

第５図のフローチャートに示す如き動作では、電源未投
入等でポーリングに対する無応答の端末装置が多い場合
、該当する端末装置をスキップするため、■、■、＠、
■、［相］を循環する動作が繰り返される。

従って、無応答の端末装置に対するロギングテーブル９
の参照と、その結果に基づく端末装置のアドレスをイン
クリメントする無用の動作を省略することが出来ず、プ
ロセッサ１は無駄な循環動作を繰り返し、応答している
端末装置にとっては、プロセッサ１の無用な循環動作時
間により、それだけポーリング周期が長くなり、端末装
置と上位装置との通信に無用の遅延をもたらすという問
題がある。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を示す回路のブロック図で、
第２図は第１図の動作を説明するフローチャートである
。

第１図は第４図のメモリ８にシリアルインタフェース毎
にフラグを記録出来るように構成されたフラグテーブル
２２を追加し、第２図には■〜０を追加したものである
。

そして、先ず■におけるロギングテーブル９の記録に基
づき、■においてポーリングに対し無応答の端末装置が
応答したか否かを調べ、その結果に基づき■において、
フラグの記録を行う。

即ち、フラグテーブル２２のフラグを総てオンに初期設
定した後に、例えばドライバレシーバ１０のシリアルイ
ンタフェースに接続される端末装置群、即ち、端末装置
１４と１５のうち、少な（とも一台がポーリングに対し
て、無応答状態から応答状態となれば、［相］において
、フラグテーブル２２のドライバレシーバ１０のシリア
ルインタフェースに８亥当するフラグをオフとする。

同様にドライバレシーバ１１のシリアルインタフェース
に接続される端末装置群、即ち、端末装置１６と１７の
うち、少なくとも一台がポーリングに対して、無応答状
態から応答状態となれば、［相］において、フラグテー
ブル２２のドライバレシーバ１１のシリアルインタフェ
ースに該当するフラグをオフとする。

同様にドライバレシーバ１２のシリアルインタフェース
に接続される端末装置群、即ち、端末装置１８と１９の
うち、少なくとも一台がポーリングに対して、無応答状
態から応答状態となれば、■において、フラグテーブル
２２のドライバレシーバ１２のシリアルインタフェース
に該当するフラグをオフとする。

同様にドライバレシーバ１３のシリアルインタフェース
に接続される端末装置群、即ち、端末装置２０と２１の
うち、少なくとも一台がポーリングに対して、無応答状
態から応答状態となれば、■において、フラグテーブル
２２のドライバレシーバ１３のシリアルインタフェース
に該当するフラグをオフとする。

そして、＠でフラグがオ６ンか否かを調べ、フラグがオ
ンであれば、アドレスを００如く次のシリアルインタフ
ェースの最初のアドレスまでインクリメントし、■でタ
イマ２のスタートを行う。

そして■の如くタイマ２がオン場合か、■に示す如く強
制ポーリング許可アドレスと端末装置を呼び出すアドレ
スの比較結果が一致しない場合、■に示す如くアドレス
で示される端末装置、例えば端末装置１４の接続される
シリアルインタフェースのフラグを参照する。

ここで■に示す如く、端末装置１４が接続されるシリア
ルインタフェースのフラグがオンとなっていれば、端末
装置１４と１５に対する■、■、■、■、■の動作を省
略し、＠に示す如く次のシリアルインタフェースの最初
のアドレスまでインクリメントする。即ち、端末装置１
６のアドレスまでインクリメントして、［相］で終了が
指示されていなければ■の動作に移行する。

しかし、端末装置１４が接続されるシリアルインタフェ
ースのフラ゛グがオンでなければ、■に示す如くアドレ
スで示される端末装置の前回の記録を参照する動作に移
行するようにした。

〔作用〕

上記の如く構成することにより、例えばドライバレシー
バ１０に接続される端末装置１４か１５が応答するのみ
で、ドライバレシーバ１１〜１３に接続される端末装置
１６〜２１が総て応答しないような場合、フラグテーブ
ル２２のフラグの状態を参照して、第５図■、＠、■に
示す如き端末装置１６〜２１に対するロギングテーブル
９の参照と、その結果に基づく端末装置のアドレスをイ
ンクリメントする動作を省略出来るため、端末装置１４
又は１５に対するポーリング間隔を短縮することが出来
る。

〔実施例〕

第１図において、第２図を参照して動作を説明する。

第５図と同様に■でアドレスレジスタ５の初期化を行い
、■でタイマ２がオンか調べ、初期設定時はタイマ２は
オフのため、■の強制ポーリング許可アドレスとアドレ
スレジスタ５の内容の比較を行う。■で一敗すれば■で
示す端末装置へのポーリングを行い、■でポーリングの
結果をロギングテーブル９に記録し処理を完了させると
、プロセッサ１は■の如く、端末装置が応答に変わった
か否かを調べる。

そして、ポーリングに対し無応答の端末装置が応答した
場合、プロセッサ１は■でフラグテーブル２２から該当
するフラグをオフとする。このフラグテーブル２２はシ
リアルインタフェース毎にフラグが設定出来るように構
成され、初期設定時に、総てのフラグがオンの状態に設
定されるようになっている。

即ち、ドライバレシーバ１０のシリアルインタフェース
に接続される端末装置１４．１５が総てポーリングに対
し無応答であれば、オンのままであり、一台でも応答す
ればオフに設定される。

これは、ドライバレシーバ１１のシリアルインタフェー
スに接続される端末装置１６．１７と、ドライバレシー
バ１２のシリアルインタフェースに接続される端末装置
１８．１９及びドライバレシーバ１３のシリアルインタ
フェースに接続される端末装置２０．２１の場合も同様
である。

端末装置１４が応答したとすると、プロセッサ１は［相
］でドライバレシーバ１０のシリアルインタフェースに
対応するフラグをオフとし、［相］でフラグの状態がオ
ンか否かを調べる。端末装置１４が応答した場合は、フ
ラグがオフであるため、プロセッサ１は■の如く強制ポ
ーリング許可アドレスのインクリメントを行い、■でタ
イマ２のスタートを行う。

若し、端末装置１４が応答しなければ、［相］ではフラ
グがオンのままとなっており、■に示す如くプロセッサ
１は端末装置のアドレスを次のシリアルインタフェース
の最初のアドレスまでインクリメントする。

即ち、ドライバレシーバ１１のシリアルインクフェース
に接続される端末装置１６をポーリングするアドレスを
アドレスレシーバ５に設定する。

そして、■の如くタイマ２をスタートさせ、［相］にお
いてプロセッサ１は上位装置から終了を指示されていな
ければ、■の如くタイマ２がオンか否かを調べる。タイ
マ２がオンであれば、■に示す如く、メモリ８のフラグ
テーブル２２に記録されたアドレスで示される端末装置
１６の接続されるシリアルインタフェースのフラグ、即
ちドライバレシーバ１１のシリアルインタフェースに対
応するフラグを参照する。

初期設定時には前記の如くフラグは総てオンに設定され
ているため、■で調べたフラグはオンの状態であり、プ
ロセッサ１は■の如（、アドレスレジスタ５のアドレス
を次のシリアルインタフェースのアドレスまでインクリ
メントして、［相］で終了を指示されなければ、タイマ
２がオンか調べ、オンならば■、■、■をたどる動作が
行われ、ドライバレシーバ１２のシリアルインタフェー
スに対応するフラグを参照し、こ・のフラグもオンのた
め、■、■、■、■、■とたどる動作が行われ、ドライ
バレシーバ１３のシリアルインタフェースに対応するフ
ラグが参照され、このフラグもオンのため、上記同様の
動作が繰り返される。そして、タイマ２が所定の時間経
過してオフとなると、プロセッサ１は■、■、■、■と
経て、［株］で端末装置が無応答から応答に変わると、
■、［相］、■、■、［相］を経て■でタイマ２がオン
のため、■でフラグを参照し、［相］でフラグがオフと
なっていることから、■に進む動作を行う。

そして、■のアドレスインクリメントにより、［相］、
■、■、を経てアドレスが■で一致すると、■でドライ
バレシーバ１０を経て端末装置１５がポーリングされて
、■でロギングテーブル９にその結果が記録されるか、
ドライバレシーバ１１を経て端末装置１６又は１７がポ
ーリングされて、■でロギングテーブル９にその結果が
記録されるか、ドライバレシーバ１２を経て端末装置１
８又は１９がポーリングされて、■でロギングテーブル
９にその結果が記録されるか、ドライバレシーバ１３を
経て端末装置２０又は２１がポーリングされて、■でロ
ギングテーブル９にその結果が記録される。

このようにして、端末装置１４〜２１が総て−通りポー
リングされた後は、プロセッサ１は上位装置から［相］
で指示されない限り、■でタイマ２がオンか否かを調べ
、オンであれば、■に示す如くアドレスで示される端末
装置の接続されるシリアルインタフェースのフラグを参
照し、［相］でフラグがオンか否かを調べ、オンでなけ
れば、■の如くアドレスで示される端末装置の前回の記
録を参照し、＠でロギングテーブル９が応答と記録して
あれば、＠の如くアドレスで示される端末装置へのポー
リングを行い、■の如くポーリング結果のロギングテー
ブル９に対する記録とデータ転送等の処理を行う。

そして、■の如くアドレスのインクリメントをして次の
端末装置のポーリングに移行する動作を継続する。■に
示すタイマ２がオンの場合、上記のようにしてフラグテ
ーブル２２に記録されたフラグが■で参照され、［相］
に示す如くフラグがオンであった場合、プロセッサ１は
■に示す如く、次のインタフェースの最初のアドレスま
でインクリメントする。

即ち、例えば、ドライバレシーバ１１に接続される端末
装置１６．１７が総て応答しないような場合、プロセ・
ツサ１は端末装置１５の次に、端末装置１８のアドレス
を送出する。

そして、■でタイマ２がオフとなると、■の如く強制ポ
ーリング許可アドレスと端末装置呼び出しアドレスとを
比較し、■で一致すれば、■で端末装置へのポーリング
を行い、■でポーリング結果のロギングテーブル９に記
録を行うが、この時［相］に示す如く端末装置の応答状
態が、無応答から応答に変化した時は［相］でフラグテ
ーブル２２の該当するシリアルインタフェースのフラグ
をオフとする。

フラグをオフにすることに該当しない端末装置の応答で
あった場合、■は省略され、［相］、■、■を経て、無
応答の端末装置が電源投入等によりポーリングに応答出
来る状態とな、った場合、継続してポーリングするグル
ープに加える。

ここで、フラグテーブル２２のアドレッシングについて
、第３図により説明する。

プロセッサ１が送出するアドレスは上位アドレスがドラ
イバレシーバ１０〜１３の選択とフラグテーブル２２の
選択に使用され、下位アドレスが端末装置１４〜２１の
選択に使用される。そして、上位アドレスと下位アドレ
スにより、ロギングテーブル９の選択が行われる。

〔発明の効果〕

以上説明した如く、本発明はポーリングに対する応答の
無い端末装置が多い場合、シリアルインタフェース毎に
無応答の端末装置群をスキップしてポーリングすること
が可能なため、応答端末装置に対するポーリング周期を
速くすることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路のブロック図、 第２図は第１図の動作を説明するフローチャート、第３
図は本発明のアドレッシングを説明する図、第４図は従
来の技術を説明するブロック図、第５図は第４図の動作
を説明するフローチャートである。 図において、 ■はプロセッサ、　　２はタイマ、 ３は制御記憶、　　　４はインタフェース回路、５はア
ドレスレジスタ、 ６はデコーダ、 ７はＰ／Ｓ、Ｓ／Ｐ変換回路、 ８はメモリ　　　　　９はロギングテーブル、１０〜１
３はドライバレシーバ、 １４〜２１は端末装置、　２２はフラグテーブルである
。

Claims (1)

1. 【特許請求の範囲】 複数のシリアルインタフェースに夫々複数の端末装置（
   １４〜２１）を接続し、この複数の端末装置（１４〜２
   １）をポーリング方式で呼び出して、該ポーリングに対
   する応答状態をメモリ（８）に設けたロギングテーブル
   （９）に記録して参照し、応答の無い端末装置はスキッ
   プして次の端末装置を呼び出す制御局において、 該シリアルインタフェースに接続された複数の端末装置
   が総て応答しない場合に、該メモリ（８）にシリアルイ
   ンタフェース毎のフラグを記録するフラグテーブル（２
   ２）を設け、 前記ロギングテーブル（９）に応答の無い端末装置を記
   録する際に、シリアルインタフェース毎の端末装置群が
   総て無応答である場合、該フラグテーブル（２２）にフ
   ラグを記録し、前記複数の端末装置（１４〜２１）を順
   次ポーリングする際に、該フラグテーブル（２２）を参
   照して、該フラグテーブル（２２）にフラグが記録され
   ている場合、該当するシリアルインタフェースをスキッ
   プして、次のシリアルインタフェースに接続される複数
   の端末装置を順次ポーリングして呼び出すことを特徴と
   するポーリング制御方式。