JPS63280441A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63280441A JPS63280441A JP62115293A JP11529387A JPS63280441A JP S63280441 A JPS63280441 A JP S63280441A JP 62115293 A JP62115293 A JP 62115293A JP 11529387 A JP11529387 A JP 11529387A JP S63280441 A JPS63280441 A JP S63280441A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- impurity
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000002887 superconductor Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000002245 particle Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 54
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に半導体装置の配線の
改良に関するものである。
改良に関するものである。
（従来の技術〕
第２Ａ図は従来の半導体装置の一例を示す平面図であり
、第２Ｂ図は、第２Ａ図における線Ｘ−＝Ｘに沿う断面
図である。以下、この第２Ａ図及び第２Ｂ図を参照して
従来の半導体装置について説明する。
、第２Ｂ図は、第２Ａ図における線Ｘ−＝Ｘに沿う断面
図である。以下、この第２Ａ図及び第２Ｂ図を参照して
従来の半導体装置について説明する。
図において、半導体基板ｌ上に素子分離絶縁膜２、眉間
絶縁膜３．ゲート電極４を設ける。この上に第１の超電
導体層５（例えばＹ−Ｂａ−ＣｕＯ系酸化物セラミック
超電導体）を設け、選択的にＦ Ｉ Ｂ （Ｆｏｃｕｓ
ｅｄ Ｉｏｎ Ｂｅａｍ ）を用いて、Ｓｉ原子を導入
し、超電導状態を消滅させる。ｓｉが注入された部分５
Ｂは絶縁体となり、ＳＬが注入されない部分５Ａが第１
の配線層になる。この第１の超電導体Ｍ５の上に、層間
絶縁膜６を設け、この上にさらに第２の超電導体Ｍ７を
設け、第１の超電導体層に施′したのと同様の処理を施
して第２の配線領域７Ａを得る。ここで、第１の配線領
域５Ａと第２の配線領域７Ａとの間を電気的に接続する
ために、眉間絶縁膜６には貫通孔１０を設けである。
絶縁膜３．ゲート電極４を設ける。この上に第１の超電
導体層５（例えばＹ−Ｂａ−ＣｕＯ系酸化物セラミック
超電導体）を設け、選択的にＦ Ｉ Ｂ （Ｆｏｃｕｓ
ｅｄ Ｉｏｎ Ｂｅａｍ ）を用いて、Ｓｉ原子を導入
し、超電導状態を消滅させる。ｓｉが注入された部分５
Ｂは絶縁体となり、ＳＬが注入されない部分５Ａが第１
の配線層になる。この第１の超電導体Ｍ５の上に、層間
絶縁膜６を設け、この上にさらに第２の超電導体Ｍ７を
設け、第１の超電導体層に施′したのと同様の処理を施
して第２の配線領域７Ａを得る。ここで、第１の配線領
域５Ａと第２の配線領域７Ａとの間を電気的に接続する
ために、眉間絶縁膜６には貫通孔１０を設けである。
従来の半導体装置は以上の様に構成されているため、第
１の配’Ｊｓ’Ａｗｉ域と第２の配線領域との間に絶縁
膜を必要とし、また両層を電気的に接続するために貫通
孔を設けねばならず工程が複雑となり、また、貫通孔上
の第２の配線領域には段差が生じ、断線が起こったり、
パフシベーシッン膜のパターニングが困難になる等の問
題点があった。
１の配’Ｊｓ’Ａｗｉ域と第２の配線領域との間に絶縁
膜を必要とし、また両層を電気的に接続するために貫通
孔を設けねばならず工程が複雑となり、また、貫通孔上
の第２の配線領域には段差が生じ、断線が起こったり、
パフシベーシッン膜のパターニングが困難になる等の問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、配線間の絶縁層が不要であるとともに、貫通
孔のエツチングの必要のない、表面段差の少ない半導体
装置を得ることを目的とすこの発明に係る半導体装置は
、全面に堆積された超電導体層に選択的に不純物を導入
して配線層を形成した後、この配線層の深さ方向の一部
の領域にさらに不純物導入をおこなって配線層部、絶縁
層あるいは高抵抗層部、並びに多層配線の接続部を形成
するようにしたものである。
たもので、配線間の絶縁層が不要であるとともに、貫通
孔のエツチングの必要のない、表面段差の少ない半導体
装置を得ることを目的とすこの発明に係る半導体装置は
、全面に堆積された超電導体層に選択的に不純物を導入
して配線層を形成した後、この配線層の深さ方向の一部
の領域にさらに不純物導入をおこなって配線層部、絶縁
層あるいは高抵抗層部、並びに多層配線の接続部を形成
するようにしたものである。
この発明においては、超電導体層は選択的に不純物を導
入することにより超電導状態を失うか、あるいは臨界温
度が下がる部分を持つことになり、これにより配線層部
、絶縁層あるいは高抵抗層部。
入することにより超電導状態を失うか、あるいは臨界温
度が下がる部分を持つことになり、これにより配線層部
、絶縁層あるいは高抵抗層部。
並びに多層配線の接続部を有する配線層を実現できる。
第１Ａ図及び第１Ｂ図はこの発明の一実施例による半導
体装置を示す図であり、特に第１Ａ図はその平面図を示
し、第１Ｂ図は第１Ａ図におけるＹ−Ｙに沿う断面図を
示している。以下、これら第１Ａ図及び第１Ｂ図を参照
してこの発明の一実施例について説明する。
体装置を示す図であり、特に第１Ａ図はその平面図を示
し、第１Ｂ図は第１Ａ図におけるＹ−Ｙに沿う断面図を
示している。以下、これら第１Ａ図及び第１Ｂ図を参照
してこの発明の一実施例について説明する。
第１Ａ図及び第１Ｂ図において、第２Ａ図及び第２Ｂ図
と同一符号は同一または相当部分を示す。
と同一符号は同一または相当部分を示す。
この実施例では、第１の超電導体層５に選択的にＦＩＢ
により不純物であるＳｔを導入して第１の配線層５Ａを
得、この第１の配線層５Ａに、この深さ方向の一部の深
さまでさらに不純物であるＳｉを選択的に導入して超電
導の臨界温度を下げるか、あるいは超電導状態を消滅さ
せる。このようにして、１つの超電導体層より第１の配
線層５Ａ２層間絶縁層５Ｃ，並びに上層配線との接続部
１１を得る０次に、さらに第２の超電導体層を設け、同
様にＳｉ等の不純物を導入することにより多層配線を得
る。このように、超電導体層に８１等の不純物を導入す
る事により、１つの超電導体層より配線層、眉間絶縁膜
、配線間接続部が容易に得られると共に、表面は比較的
平坦となり、多層配線に用いても複雑な平坦化プロセス
が不要となる。
により不純物であるＳｔを導入して第１の配線層５Ａを
得、この第１の配線層５Ａに、この深さ方向の一部の深
さまでさらに不純物であるＳｉを選択的に導入して超電
導の臨界温度を下げるか、あるいは超電導状態を消滅さ
せる。このようにして、１つの超電導体層より第１の配
線層５Ａ２層間絶縁層５Ｃ，並びに上層配線との接続部
１１を得る０次に、さらに第２の超電導体層を設け、同
様にＳｉ等の不純物を導入することにより多層配線を得
る。このように、超電導体層に８１等の不純物を導入す
る事により、１つの超電導体層より配線層、眉間絶縁膜
、配線間接続部が容易に得られると共に、表面は比較的
平坦となり、多層配線に用いても複雑な平坦化プロセス
が不要となる。
なお、上記実施例では不純物としてＳｔを導入したが、
この不純物は超電導体の臨界温度を下げるか、または超
電導状態を消滅させる物質であれば何でも良い。
この不純物は超電導体の臨界温度を下げるか、または超
電導状態を消滅させる物質であれば何でも良い。
また、上記実施例では不純物を選択的に導入する装置と
してＦＩＢを用いたが、これは不純物を選択的に導入で
きる装置であればＦＩＢに限定されるものではない。
してＦＩＢを用いたが、これは不純物を選択的に導入で
きる装置であればＦＩＢに限定されるものではない。
また、上記実施例では、半導体装置としてＭＯＳＦＥＴ
について述べたが、これは半導体装置であればＭＯＳＦ
ＥＴに限定されるものではない。
について述べたが、これは半導体装置であればＭＯＳＦ
ＥＴに限定されるものではない。
以上のようにこの発明によれば、超電導体層の深さ方向
にその位置により異なる深さまで不純物・を導入して超
電導の臨界温度を下げるか、あるいは超電導状態を失わ
せて、配線層部、層間絶縁層部、あるいは配線間接続部
を設けるようにしたので、１つの超電導体層から容易に
上記２つあるいは３つの半導体装置の構成部が得られ、
半導体製造工程を減少できると共に、平坦な層が得られ
、多層配線に適したものが得られる効果がある。
にその位置により異なる深さまで不純物・を導入して超
電導の臨界温度を下げるか、あるいは超電導状態を失わ
せて、配線層部、層間絶縁層部、あるいは配線間接続部
を設けるようにしたので、１つの超電導体層から容易に
上記２つあるいは３つの半導体装置の構成部が得られ、
半導体製造工程を減少できると共に、平坦な層が得られ
、多層配線に適したものが得られる効果がある。
第１Ａ図及び第１Ｂ図はこの発明の一実施例による半導
体装置を示す平面図及び断面図、第２Ａ図及び第２Ｂ図
は従来の半導体装置の一例を示す平面図及び断面図であ
る。 図において、１は半導体基板、２は素子骨Ｍ膜、３．６
は層間絶縁膜、４はゲート電極、５は第１超電導体層、
５Ａは第１配線層、５Ｂ、５Ｇ、７Ｂは不純物導入によ
り得た絶縁層部、７は第２超電導体層、７Ａは第２配線
層、８は半導体基板、９．１０は貫通孔、１１は配線接
続部である。
体装置を示す平面図及び断面図、第２Ａ図及び第２Ｂ図
は従来の半導体装置の一例を示す平面図及び断面図であ
る。 図において、１は半導体基板、２は素子骨Ｍ膜、３．６
は層間絶縁膜、４はゲート電極、５は第１超電導体層、
５Ａは第１配線層、５Ｂ、５Ｇ、７Ｂは不純物導入によ
り得た絶縁層部、７は第２超電導体層、７Ａは第２配線
層、８は半導体基板、９．１０は貫通孔、１１は配線接
続部である。
Claims (4)
- （１）超電導体を用いた半導体素子を含む半導体装置に
おいて、 全面に堆積された超電導体層に超電導の臨界温度を下げ
るか、または超電導状態を消滅させるための不純物の導
入を該超電導体層の位置により異なる深さまで行なって
形成した配線層部及び絶縁層あるいは高抵抗層部を有す
る配線層を有することを特徴とする半導体装置。 - （２）上記配線層は配線層部、絶縁層部あるいは高抵抗
部の他に多層配線の接続部を有するものであることを特
徴とする特許請求の範囲第１項記載の半導体装置。 - （３）前記超電導体層として超電導体薄膜を用いたこと
を特徴とする特許請求の範囲第１項又は第２項記載の半
導体装置。 - （４）前記超電導体層への不純物の導入を真空中で電離
した粒子を電界あるいは磁界で加速して前記超電導体層
に注入することにより行ったことを特徴とする特許請求
の範囲第１項ないし第３項のいずれかに記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62115293A JPS63280441A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62115293A JPS63280441A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63280441A true JPS63280441A (ja) | 1988-11-17 |
Family
ID=14659068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62115293A Pending JPS63280441A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63280441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220873A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | 酸化物超伝導体配線とその製造方法 |
-
1987
- 1987-05-12 JP JP62115293A patent/JPS63280441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220873A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | 酸化物超伝導体配線とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071832A (en) | Field effect type josephson transistor | |
| KR960001595B1 (ko) | 전도층 연결을 위한 단차 영역에서의 제조방법 | |
| JPS63280441A (ja) | 半導体装置 | |
| JPS63265473A (ja) | 超伝導電子回路の作成法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| US5714767A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
| JPH04346277A (ja) | 層状超伝導体回路とその製造方法 | |
| JPH01183138A (ja) | 半導体装置 | |
| JPS6386455A (ja) | 半導体装置 | |
| KR930004024B1 (ko) | 초전도 집적회로소자의 제조방법 | |
| JPS63318755A (ja) | 半導体装置 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JP2768276B2 (ja) | 酸化物超電導接合素子 | |
| JPS61174783A (ja) | 超伝導回路装置の製造方法 | |
| JPS63276243A (ja) | 酸化物超電導体配線構造 | |
| JPH0527275B2 (ja) | ||
| JPS63220546A (ja) | 超伝導装置の作製方法 | |
| JPS5889875A (ja) | ジヨセフソン集積回路 | |
| JPH0223674A (ja) | 配線の接続方法 | |
| JPS63220545A (ja) | 超伝導半導体装置の作製方法 | |
| JPS6276535A (ja) | 半導体装置 | |
| JPS59201478A (ja) | ジヨセフソン素子集積回路の製造方法 | |
| JPH0685093A (ja) | 半導体集積回路の製造方法 | |
| JPS6279682A (ja) | マイクロシヨ−トを設けてなるジヨゼフソンブリツジ素子 | |
| JPH01223751A (ja) | 半導体装置の製造方法 |