JPS63280441A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63280441A JPS63280441A JP62115293A JP11529387A JPS63280441A JP S63280441 A JPS63280441 A JP S63280441A JP 62115293 A JP62115293 A JP 62115293A JP 11529387 A JP11529387 A JP 11529387A JP S63280441 A JPS63280441 A JP S63280441A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- impurity
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000002887 superconductor Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000002245 particle Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 54
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に半導体装置の配線の
改良に関するものである。
改良に関するものである。
(従来の技術〕
第2A図は従来の半導体装置の一例を示す平面図であり
、第2B図は、第2A図における線X−=Xに沿う断面
図である。以下、この第2A図及び第2B図を参照して
従来の半導体装置について説明する。
、第2B図は、第2A図における線X−=Xに沿う断面
図である。以下、この第2A図及び第2B図を参照して
従来の半導体装置について説明する。
図において、半導体基板l上に素子分離絶縁膜2、眉間
絶縁膜3.ゲート電極4を設ける。この上に第1の超電
導体層5(例えばY−Ba−CuO系酸化物セラミック
超電導体)を設け、選択的にF I B (Focus
ed Ion Beam )を用いて、Si原子を導入
し、超電導状態を消滅させる。siが注入された部分5
Bは絶縁体となり、SLが注入されない部分5Aが第1
の配線層になる。この第1の超電導体M5の上に、層間
絶縁膜6を設け、この上にさらに第2の超電導体M7を
設け、第1の超電導体層に施′したのと同様の処理を施
して第2の配線領域7Aを得る。ここで、第1の配線領
域5Aと第2の配線領域7Aとの間を電気的に接続する
ために、眉間絶縁膜6には貫通孔10を設けである。
絶縁膜3.ゲート電極4を設ける。この上に第1の超電
導体層5(例えばY−Ba−CuO系酸化物セラミック
超電導体)を設け、選択的にF I B (Focus
ed Ion Beam )を用いて、Si原子を導入
し、超電導状態を消滅させる。siが注入された部分5
Bは絶縁体となり、SLが注入されない部分5Aが第1
の配線層になる。この第1の超電導体M5の上に、層間
絶縁膜6を設け、この上にさらに第2の超電導体M7を
設け、第1の超電導体層に施′したのと同様の処理を施
して第2の配線領域7Aを得る。ここで、第1の配線領
域5Aと第2の配線領域7Aとの間を電気的に接続する
ために、眉間絶縁膜6には貫通孔10を設けである。
従来の半導体装置は以上の様に構成されているため、第
1の配’Js’Awi域と第2の配線領域との間に絶縁
膜を必要とし、また両層を電気的に接続するために貫通
孔を設けねばならず工程が複雑となり、また、貫通孔上
の第2の配線領域には段差が生じ、断線が起こったり、
パフシベーシッン膜のパターニングが困難になる等の問
題点があった。
1の配’Js’Awi域と第2の配線領域との間に絶縁
膜を必要とし、また両層を電気的に接続するために貫通
孔を設けねばならず工程が複雑となり、また、貫通孔上
の第2の配線領域には段差が生じ、断線が起こったり、
パフシベーシッン膜のパターニングが困難になる等の問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、配線間の絶縁層が不要であるとともに、貫通
孔のエツチングの必要のない、表面段差の少ない半導体
装置を得ることを目的とすこの発明に係る半導体装置は
、全面に堆積された超電導体層に選択的に不純物を導入
して配線層を形成した後、この配線層の深さ方向の一部
の領域にさらに不純物導入をおこなって配線層部、絶縁
層あるいは高抵抗層部、並びに多層配線の接続部を形成
するようにしたものである。
たもので、配線間の絶縁層が不要であるとともに、貫通
孔のエツチングの必要のない、表面段差の少ない半導体
装置を得ることを目的とすこの発明に係る半導体装置は
、全面に堆積された超電導体層に選択的に不純物を導入
して配線層を形成した後、この配線層の深さ方向の一部
の領域にさらに不純物導入をおこなって配線層部、絶縁
層あるいは高抵抗層部、並びに多層配線の接続部を形成
するようにしたものである。
この発明においては、超電導体層は選択的に不純物を導
入することにより超電導状態を失うか、あるいは臨界温
度が下がる部分を持つことになり、これにより配線層部
、絶縁層あるいは高抵抗層部。
入することにより超電導状態を失うか、あるいは臨界温
度が下がる部分を持つことになり、これにより配線層部
、絶縁層あるいは高抵抗層部。
並びに多層配線の接続部を有する配線層を実現できる。
第1A図及び第1B図はこの発明の一実施例による半導
体装置を示す図であり、特に第1A図はその平面図を示
し、第1B図は第1A図におけるY−Yに沿う断面図を
示している。以下、これら第1A図及び第1B図を参照
してこの発明の一実施例について説明する。
体装置を示す図であり、特に第1A図はその平面図を示
し、第1B図は第1A図におけるY−Yに沿う断面図を
示している。以下、これら第1A図及び第1B図を参照
してこの発明の一実施例について説明する。
第1A図及び第1B図において、第2A図及び第2B図
と同一符号は同一または相当部分を示す。
と同一符号は同一または相当部分を示す。
この実施例では、第1の超電導体層5に選択的にFIB
により不純物であるStを導入して第1の配線層5Aを
得、この第1の配線層5Aに、この深さ方向の一部の深
さまでさらに不純物であるSiを選択的に導入して超電
導の臨界温度を下げるか、あるいは超電導状態を消滅さ
せる。このようにして、1つの超電導体層より第1の配
線層5A2層間絶縁層5C,並びに上層配線との接続部
11を得る0次に、さらに第2の超電導体層を設け、同
様にSi等の不純物を導入することにより多層配線を得
る。このように、超電導体層に81等の不純物を導入す
る事により、1つの超電導体層より配線層、眉間絶縁膜
、配線間接続部が容易に得られると共に、表面は比較的
平坦となり、多層配線に用いても複雑な平坦化プロセス
が不要となる。
により不純物であるStを導入して第1の配線層5Aを
得、この第1の配線層5Aに、この深さ方向の一部の深
さまでさらに不純物であるSiを選択的に導入して超電
導の臨界温度を下げるか、あるいは超電導状態を消滅さ
せる。このようにして、1つの超電導体層より第1の配
線層5A2層間絶縁層5C,並びに上層配線との接続部
11を得る0次に、さらに第2の超電導体層を設け、同
様にSi等の不純物を導入することにより多層配線を得
る。このように、超電導体層に81等の不純物を導入す
る事により、1つの超電導体層より配線層、眉間絶縁膜
、配線間接続部が容易に得られると共に、表面は比較的
平坦となり、多層配線に用いても複雑な平坦化プロセス
が不要となる。
なお、上記実施例では不純物としてStを導入したが、
この不純物は超電導体の臨界温度を下げるか、または超
電導状態を消滅させる物質であれば何でも良い。
この不純物は超電導体の臨界温度を下げるか、または超
電導状態を消滅させる物質であれば何でも良い。
また、上記実施例では不純物を選択的に導入する装置と
してFIBを用いたが、これは不純物を選択的に導入で
きる装置であればFIBに限定されるものではない。
してFIBを用いたが、これは不純物を選択的に導入で
きる装置であればFIBに限定されるものではない。
また、上記実施例では、半導体装置としてMOSFET
について述べたが、これは半導体装置であればMOSF
ETに限定されるものではない。
について述べたが、これは半導体装置であればMOSF
ETに限定されるものではない。
以上のようにこの発明によれば、超電導体層の深さ方向
にその位置により異なる深さまで不純物・を導入して超
電導の臨界温度を下げるか、あるいは超電導状態を失わ
せて、配線層部、層間絶縁層部、あるいは配線間接続部
を設けるようにしたので、1つの超電導体層から容易に
上記2つあるいは3つの半導体装置の構成部が得られ、
半導体製造工程を減少できると共に、平坦な層が得られ
、多層配線に適したものが得られる効果がある。
にその位置により異なる深さまで不純物・を導入して超
電導の臨界温度を下げるか、あるいは超電導状態を失わ
せて、配線層部、層間絶縁層部、あるいは配線間接続部
を設けるようにしたので、1つの超電導体層から容易に
上記2つあるいは3つの半導体装置の構成部が得られ、
半導体製造工程を減少できると共に、平坦な層が得られ
、多層配線に適したものが得られる効果がある。
第1A図及び第1B図はこの発明の一実施例による半導
体装置を示す平面図及び断面図、第2A図及び第2B図
は従来の半導体装置の一例を示す平面図及び断面図であ
る。 図において、1は半導体基板、2は素子骨M膜、3.6
は層間絶縁膜、4はゲート電極、5は第1超電導体層、
5Aは第1配線層、5B、5G、7Bは不純物導入によ
り得た絶縁層部、7は第2超電導体層、7Aは第2配線
層、8は半導体基板、9.10は貫通孔、11は配線接
続部である。
体装置を示す平面図及び断面図、第2A図及び第2B図
は従来の半導体装置の一例を示す平面図及び断面図であ
る。 図において、1は半導体基板、2は素子骨M膜、3.6
は層間絶縁膜、4はゲート電極、5は第1超電導体層、
5Aは第1配線層、5B、5G、7Bは不純物導入によ
り得た絶縁層部、7は第2超電導体層、7Aは第2配線
層、8は半導体基板、9.10は貫通孔、11は配線接
続部である。
Claims (4)
- (1)超電導体を用いた半導体素子を含む半導体装置に
おいて、 全面に堆積された超電導体層に超電導の臨界温度を下げ
るか、または超電導状態を消滅させるための不純物の導
入を該超電導体層の位置により異なる深さまで行なって
形成した配線層部及び絶縁層あるいは高抵抗層部を有す
る配線層を有することを特徴とする半導体装置。 - (2)上記配線層は配線層部、絶縁層部あるいは高抵抗
部の他に多層配線の接続部を有するものであることを特
徴とする特許請求の範囲第1項記載の半導体装置。 - (3)前記超電導体層として超電導体薄膜を用いたこと
を特徴とする特許請求の範囲第1項又は第2項記載の半
導体装置。 - (4)前記超電導体層への不純物の導入を真空中で電離
した粒子を電界あるいは磁界で加速して前記超電導体層
に注入することにより行ったことを特徴とする特許請求
の範囲第1項ないし第3項のいずれかに記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62115293A JPS63280441A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62115293A JPS63280441A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63280441A true JPS63280441A (ja) | 1988-11-17 |
Family
ID=14659068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62115293A Pending JPS63280441A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63280441A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220873A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | 酸化物超伝導体配線とその製造方法 |
-
1987
- 1987-05-12 JP JP62115293A patent/JPS63280441A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220873A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | 酸化物超伝導体配線とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5071832A (en) | Field effect type josephson transistor | |
KR960001595B1 (ko) | 전도층 연결을 위한 단차 영역에서의 제조방법 | |
JPS63280441A (ja) | 半導体装置 | |
JPS63265473A (ja) | 超伝導電子回路の作成法 | |
JPS6070743A (ja) | 半導体装置の製造方法 | |
US5714767A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
JPH04346277A (ja) | 層状超伝導体回路とその製造方法 | |
JPH01183138A (ja) | 半導体装置 | |
JPS6386455A (ja) | 半導体装置 | |
KR930004024B1 (ko) | 초전도 집적회로소자의 제조방법 | |
JPS63318755A (ja) | 半導体装置 | |
JPH01186657A (ja) | 半導体装置の製造方法 | |
JP2768276B2 (ja) | 酸化物超電導接合素子 | |
JPS61174783A (ja) | 超伝導回路装置の製造方法 | |
JPS63276243A (ja) | 酸化物超電導体配線構造 | |
JPH0527275B2 (ja) | ||
JPS63220546A (ja) | 超伝導装置の作製方法 | |
JPS5889875A (ja) | ジヨセフソン集積回路 | |
JPH0223674A (ja) | 配線の接続方法 | |
JPS63220545A (ja) | 超伝導半導体装置の作製方法 | |
JPS6276535A (ja) | 半導体装置 | |
JPS59201478A (ja) | ジヨセフソン素子集積回路の製造方法 | |
JPH0685093A (ja) | 半導体集積回路の製造方法 | |
JPS6279682A (ja) | マイクロシヨ−トを設けてなるジヨゼフソンブリツジ素子 | |
JPH01223751A (ja) | 半導体装置の製造方法 |