JPS63278359A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS63278359A JPS63278359A JP11521787A JP11521787A JPS63278359A JP S63278359 A JPS63278359 A JP S63278359A JP 11521787 A JP11521787 A JP 11521787A JP 11521787 A JP11521787 A JP 11521787A JP S63278359 A JPS63278359 A JP S63278359A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- leads
- lead
- lead frame
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 6
- 230000010355 oscillation Effects 0.000 abstract description 4
- 238000009751 slip forming Methods 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 230000007257 malfunction Effects 0.000 abstract 2
- 238000007747 plating Methods 0.000 abstract 1
- 239000000523 sample Substances 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードフレームに関し、特にテープ・キャリヤ
方式によって製造される半導体集積回路装置に用いるリ
ードフレームに関する。
方式によって製造される半導体集積回路装置に用いるリ
ードフレームに関する。
従来、この種のリードフレームは、第３図に示すように
、均質の長尺状のポリイミド等の絶縁性のフィルム１の
両側に等間隔のスプロケット穴２を設け、中央部の半導
体チップ搭載領域にデバイス穴４をあけてデバイス穴４
の周囲に放射状に電極リード３を金属腐蝕法又は電気め
っき法等によって連続的に形成している。
、均質の長尺状のポリイミド等の絶縁性のフィルム１の
両側に等間隔のスプロケット穴２を設け、中央部の半導
体チップ搭載領域にデバイス穴４をあけてデバイス穴４
の周囲に放射状に電極リード３を金属腐蝕法又は電気め
っき法等によって連続的に形成している。
各電極リード３の半導体チップ搭載側はデバイス穴４に
突出していて、リード３の先端部３ａにおいて半導体チ
ップ５の電極に熱圧着され、電極リード３の他端の電極
部３ｃに深針を接触させて半導体チップ５の回路の電気
的特性を測定している。
突出していて、リード３の先端部３ａにおいて半導体チ
ップ５の電極に熱圧着され、電極リード３の他端の電極
部３ｃに深針を接触させて半導体チップ５の回路の電気
的特性を測定している。
このように、長尺状のフィルムに同一の電極リードパタ
ーンを連続して形成して、半導体チップを接続した後は
その電気的試験を自動的に行っている。
ーンを連続して形成して、半導体チップを接続した後は
その電気的試験を自動的に行っている。
上述した従来のリードフレームは、電極リードのパター
ンが絶縁性のフィルム上に等間隔に形成されているので
、フィルム両側に打抜かれたスプロケット六のピッチに
等しい間隔の突起をもった歯車等によりスプロケット穴
を使ってフィルムを搬送することにより連続して自動的
に作業を行えるが、それぞれの電極リード間のフィルム
上に導電性のパターンがないので、隣合った信号用電極
と電源用電極との電位的相違による電気的相互干渉が起
り、電気特性上の不良ないしは発振等の不具合を発生さ
せ歩留りを低下させるという問題点がある。
ンが絶縁性のフィルム上に等間隔に形成されているので
、フィルム両側に打抜かれたスプロケット六のピッチに
等しい間隔の突起をもった歯車等によりスプロケット穴
を使ってフィルムを搬送することにより連続して自動的
に作業を行えるが、それぞれの電極リード間のフィルム
上に導電性のパターンがないので、隣合った信号用電極
と電源用電極との電位的相違による電気的相互干渉が起
り、電気特性上の不良ないしは発振等の不具合を発生さ
せ歩留りを低下させるという問題点がある。
本発明のリードフレームは、長尺状の絶縁性のフィルム
と、半導体チップ搭載領域の周囲の前記フィルム上に放
射状に形成した複数の電極リードとを備えるリードフレ
ームにおいて、前記電極リード間の前記フィルム上に形
成する導電部を有している。
と、半導体チップ搭載領域の周囲の前記フィルム上に放
射状に形成した複数の電極リードとを備えるリードフレ
ームにおいて、前記電極リード間の前記フィルム上に形
成する導電部を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の平面図である。
第１図に示すように均質のテープ状のポリイミド等の絶
縁性のフィルム１の両側に等間隔のスプロケット穴２を
設け、中央部に等間隔でデバイス穴４をあけてデバイス
穴４の周囲に放射状に電極リード３を金属腐蝕法又は電
気めっき法等によって連続的に形成する。
縁性のフィルム１の両側に等間隔のスプロケット穴２を
設け、中央部に等間隔でデバイス穴４をあけてデバイス
穴４の周囲に放射状に電極リード３を金属腐蝕法又は電
気めっき法等によって連続的に形成する。
更に、電極リード３の外周を囲って電気的に接続された
導電部としての干渉防止パターン６を形成し接地電位電
極７に接続してそれぞれの電極リード３を電気的に遮蔽
する。
導電部としての干渉防止パターン６を形成し接地電位電
極７に接続してそれぞれの電極リード３を電気的に遮蔽
する。
電極リード３の先端部３ａにおいて電極リード３は半導
体チップ５の電極に熱圧着され、電極リード３の他端の
電極部３ｃに深針を接触させて半導体チップ５の回路の
電気的特性を測定する。
体チップ５の電極に熱圧着され、電極リード３の他端の
電極部３ｃに深針を接触させて半導体チップ５の回路の
電気的特性を測定する。
干渉防止パターン６は、通常は、接地電位電極７に接続
されているが、必要に応じて任意の電位を与えてもよい
。
されているが、必要に応じて任意の電位を与えてもよい
。
第２図は本発明の第２の実施例の平面図である。
第２図に示すように、第２の実施例では、干渉防止パタ
ーン６ａは電極リード３の周辺及びフィルム１の両側部
を除くフィルム１上をすべて覆うように形成される。
ーン６ａは電極リード３の周辺及びフィルム１の両側部
を除くフィルム１上をすべて覆うように形成される。
第２の実施例によれば、干渉防止パターンの形状が単純
になるので、製造工数が短縮できる利点がある。
になるので、製造工数が短縮できる利点がある。
以上説明したように本発明は、電極リードの周囲を囲っ
て導電部を設けることにより、電極リード間の電気的相
互干渉を皆無とすることができるので、相互干渉による
電気特性上の不良及び発振等の不具合の発生を防止して
歩留゛りを向上できるという効果がある。
て導電部を設けることにより、電極リード間の電気的相
互干渉を皆無とすることができるので、相互干渉による
電気特性上の不良及び発振等の不具合の発生を防止して
歩留゛りを向上できるという効果がある。
第１図は本発明の第１の実施例の平面図、第２図は本発
明の第２の実施例の平面図、第３図は従来のリードフレ
ームの一例の平面図である。 １・・・フィルム、２・・・スプロケット穴、３・・・
電極リード、３ａ・・・先端部、３Ｃ・・・電極部、４
・・・デバイス穴、５・・・半導体チップ、６，６ａ・
・・干渉防止パターン、７・・・接地電位電極。 ２＜−− 代理人 弁理士 内 原 晋、＋ 、、１・、。 て−′
明の第２の実施例の平面図、第３図は従来のリードフレ
ームの一例の平面図である。 １・・・フィルム、２・・・スプロケット穴、３・・・
電極リード、３ａ・・・先端部、３Ｃ・・・電極部、４
・・・デバイス穴、５・・・半導体チップ、６，６ａ・
・・干渉防止パターン、７・・・接地電位電極。 ２＜−− 代理人 弁理士 内 原 晋、＋ 、、１・、。 て−′
Claims (1)
- 長尺状の絶縁性のフィルムと、半導体チップ搭載領域の
周囲の前記フィルム上に放射状に形成した複数の電極リ
ードとを備えるリードフレームにおいて、前記電極リー
ド間の前記フィルム上に形成する導電部を有することを
特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11521787A JPH0682714B2 (ja) | 1987-05-11 | 1987-05-11 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11521787A JPH0682714B2 (ja) | 1987-05-11 | 1987-05-11 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63278359A true JPS63278359A (ja) | 1988-11-16 |
| JPH0682714B2 JPH0682714B2 (ja) | 1994-10-19 |
Family
ID=14657262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11521787A Expired - Lifetime JPH0682714B2 (ja) | 1987-05-11 | 1987-05-11 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682714B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4117761A1 (de) * | 1990-06-01 | 1991-12-05 | Toshiba Kawasaki Kk | Halbleiteranordnung mit filmtraeger |
| DE10142483A1 (de) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung |
-
1987
- 1987-05-11 JP JP11521787A patent/JPH0682714B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4117761A1 (de) * | 1990-06-01 | 1991-12-05 | Toshiba Kawasaki Kk | Halbleiteranordnung mit filmtraeger |
| DE10142483A1 (de) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung |
| US6825549B2 (en) | 2001-08-31 | 2004-11-30 | Infineon Technologies Ag | Electronic component with external flat conductors and a method for producing the electronic component |
| DE10142483B4 (de) * | 2001-08-31 | 2006-12-14 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682714B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63278359A (ja) | リ−ドフレ−ム | |
| JP2000216203A (ja) | Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置 | |
| TW546881B (en) | Connection structure of coaxial cable to electric circuit substrate | |
| JPS6230342A (ja) | 半導体装置 | |
| US5087530A (en) | Automatic bonding tape used in semiconductor device | |
| JPH03191541A (ja) | リードフレーム | |
| GB1521614A (en) | Apparatus for testing circuit elements | |
| JPS62134952A (ja) | ワイヤレスボンデイング用テ−プキヤリア | |
| JPH01194430A (ja) | Ｔａｂ用テープキヤリア | |
| JPS59158545A (ja) | リ−ドフレ−ム | |
| JPS63207141A (ja) | フイルムキヤリヤ | |
| KR100195505B1 (ko) | 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 | |
| JPS57139953A (en) | Semiconductor device | |
| JPH054816B2 (ja) | ||
| JPH02129941A (ja) | キヤリアテープ | |
| US20040046243A1 (en) | Methods of split cavity wall plating for an integrated circuit package | |
| JPS62125649A (ja) | 半導体装置 | |
| JPH0239447A (ja) | テープキャリア | |
| JPS5868959A (ja) | フイルムキヤリア | |
| JPH0750724B2 (ja) | 液晶表示装置 | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JPS58197757A (ja) | リ−ド・フレ−ム | |
| JPH01187937A (ja) | キヤリア・テープ | |
| JPS6059745B2 (ja) | リ−ド・フレ−ム | |
| JPS6373531A (ja) | キヤリア・テ−プ |