JPS6059745B2 - リ−ド・フレ−ム - Google Patents
リ−ド・フレ−ムInfo
- Publication number
- JPS6059745B2 JPS6059745B2 JP17041080A JP17041080A JPS6059745B2 JP S6059745 B2 JPS6059745 B2 JP S6059745B2 JP 17041080 A JP17041080 A JP 17041080A JP 17041080 A JP17041080 A JP 17041080A JP S6059745 B2 JPS6059745 B2 JP S6059745B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- tape
- axis direction
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はテープ・キャリア方式によつて製造される集
積回路（以下、ＩＣと呼称）に用いるりード、フレーム
に関するものである。
積回路（以下、ＩＣと呼称）に用いるりード、フレーム
に関するものである。
テープ・キャリア方式は、例えばポリイミド樹脂等で
できた絶縁性のフレキシブルなフィルム上に密着して設
けられたリード・フレームに半導体ペレットの電極を直
接に接続（■ボンディング）する組み立て方式である。
できた絶縁性のフレキシブルなフィルム上に密着して設
けられたリード・フレームに半導体ペレットの電極を直
接に接続（■ボンディング）する組み立て方式である。
この方式の特徴は、長尺状のフィルムに同一のリード・
パタンを連続して形成できるので、半導体ペレットをリ
ード・フレームにボンディングした後は、ＩＣの電気テ
ストが自動的ににできることにある。例えば、第１図に
示したように長尺のポリイミド、フィルム（■テープ）
１の両側にスプロケット・ホール２を、中央部にデバイ
ス・ホール３を開けてり−ド・フレーム４を連続的に形
成する。リード５の先端はデバイス・ホール３に突出し
ており、半導体ペレット６の電極にボンディングされて
いる。一方、リードの末端にはバッド７が設けられてお
り、ＩＣの電気的な特性はここに探針を接触させて測定
できる。リード・フレームはこのテープに等ピッチで形
成されているので、電気的な測定はスプロケット・ホー
ルを使つてテープを次々に送ることにより連続して自動
的に行なうことができる。 しかし、近年にように、回
路パタンが高密度化し、電極数が１００を超えるような
半導体ペレットが出現してくるとリード・フレームは例
えば第２図に示したような２重、またはそれ以上のパッ
ド配列が必要になつてくる。
パタンを連続して形成できるので、半導体ペレットをリ
ード・フレームにボンディングした後は、ＩＣの電気テ
ストが自動的ににできることにある。例えば、第１図に
示したように長尺のポリイミド、フィルム（■テープ）
１の両側にスプロケット・ホール２を、中央部にデバイ
ス・ホール３を開けてり−ド・フレーム４を連続的に形
成する。リード５の先端はデバイス・ホール３に突出し
ており、半導体ペレット６の電極にボンディングされて
いる。一方、リードの末端にはバッド７が設けられてお
り、ＩＣの電気的な特性はここに探針を接触させて測定
できる。リード・フレームはこのテープに等ピッチで形
成されているので、電気的な測定はスプロケット・ホー
ルを使つてテープを次々に送ることにより連続して自動
的に行なうことができる。 しかし、近年にように、回
路パタンが高密度化し、電極数が１００を超えるような
半導体ペレットが出現してくるとリード・フレームは例
えば第２図に示したような２重、またはそれ以上のパッ
ド配列が必要になつてくる。
このような工夫にもかかわらすテープの短軸方向の長さ
（幅）は有限であり、更にスプロケット・ホール２及び
半導体ペレット６を収納するデバイス、ホール３の存在
により、これらに狭まれる部分の面積が小さくなり、こ
こに配置されるパッド及びリードの数に制限が生じてく
る。一般に、半導体ペレットの電極数が多くなるほどペ
レットサイズが大きくなり、ひいてはデバイス・ホール
が大きくなるので、この傾向は一層顕著である。このこ
とからテープ・キャリア方式には電極数に制限があり、
電極数を増やすには、テープの幅を大きくする必要があ
ると考えられていた。 本発明はテープ・キャリア方式
の上記の欠点を解消すべくなされたもので、その特徴は
テープの長軸方向（長手方向）に配列されたパッド列の
数よりも短輻方向（幅方向）に配列されたパッド列の数
を多くしたことにある。
（幅）は有限であり、更にスプロケット・ホール２及び
半導体ペレット６を収納するデバイス、ホール３の存在
により、これらに狭まれる部分の面積が小さくなり、こ
こに配置されるパッド及びリードの数に制限が生じてく
る。一般に、半導体ペレットの電極数が多くなるほどペ
レットサイズが大きくなり、ひいてはデバイス・ホール
が大きくなるので、この傾向は一層顕著である。このこ
とからテープ・キャリア方式には電極数に制限があり、
電極数を増やすには、テープの幅を大きくする必要があ
ると考えられていた。 本発明はテープ・キャリア方式
の上記の欠点を解消すべくなされたもので、その特徴は
テープの長軸方向（長手方向）に配列されたパッド列の
数よりも短輻方向（幅方向）に配列されたパッド列の数
を多くしたことにある。
このことにより、リード・パタン全体が長方形状とな
り、短軸方向のパッド配列を多くすることが可能となり
、その分だけスプロケット・ホールとデバイス・ホール
に狭まれる領域のバッド配列を少なくすることができる
ので、より大きな半導体ペレットをデバイス・ホールに
収納することが可能となる。
り、短軸方向のパッド配列を多くすることが可能となり
、その分だけスプロケット・ホールとデバイス・ホール
に狭まれる領域のバッド配列を少なくすることができる
ので、より大きな半導体ペレットをデバイス・ホールに
収納することが可能となる。
以下にその実施例を図面を用いて詳細に説明する。
長軸方向に２列、短軸方向に３列のバッド配列を行なつ
た例を第３図に示した。
た例を第３図に示した。
この図例ではζリード５は１本だけ示し、他は省略して
ある。テープ１の長軸方向には、その両側に沿つてスプ
ロケット・ホール２が等ピッチで開けられ、中央部にデ
バイス・ホール３が開けられ、半導体ペレット６がリー
ド５に接続されて収納されている。デバイス●ホール３
にはリード５を支える為の支持枠８が設けられている。
リード・フレームの外周にはバッド７が配列されており
、本例の場合、テープの長軸方向に２列、短軸方向に３
列並べられている。長軸方向にバッドを何列並べるかは
、その半導体ペレットの電極数及びスプロケット●ホー
ルとデバイス・ホールとに狭まれる領域の幅により任意
に決めることができる。デバイス・ホールの寸法が更に
大きくなつた場合の例を第．４図に示す。
ある。テープ１の長軸方向には、その両側に沿つてスプ
ロケット・ホール２が等ピッチで開けられ、中央部にデ
バイス・ホール３が開けられ、半導体ペレット６がリー
ド５に接続されて収納されている。デバイス●ホール３
にはリード５を支える為の支持枠８が設けられている。
リード・フレームの外周にはバッド７が配列されており
、本例の場合、テープの長軸方向に２列、短軸方向に３
列並べられている。長軸方向にバッドを何列並べるかは
、その半導体ペレットの電極数及びスプロケット●ホー
ルとデバイス・ホールとに狭まれる領域の幅により任意
に決めることができる。デバイス・ホールの寸法が更に
大きくなつた場合の例を第．４図に示す。
この場合、スプロケット・ホール２とデバイス・ホール
３に狭まれる領域は更に狭くなり、バッド７は１列しか
配列できない。しかしその不足分を短軸方向にバッドを
４列並べることにより補つた。第３図の例では、リード
●フレームの１ピッチは７スプロケット●ホールであり
、第４図の例では８スプロケット●ホール分が必要とな
るが、従来大きな寸法の半導体ペレットをテープ・キャ
リア方式で製造することはできなかつたが、本発明によ
りこれが可能となつた意義は大きい。以上、詳細に説明
したように、本発明によれば従来適用が不可能であつた
大きな寸法の半導体ペレットにもテープ・キャリア方式
が適用可能となつたばかりでなく、より多くの電極数を
持つた半導体ペレットにもテープ・キャリア方式の適用
が可能となつた。
３に狭まれる領域は更に狭くなり、バッド７は１列しか
配列できない。しかしその不足分を短軸方向にバッドを
４列並べることにより補つた。第３図の例では、リード
●フレームの１ピッチは７スプロケット●ホールであり
、第４図の例では８スプロケット●ホール分が必要とな
るが、従来大きな寸法の半導体ペレットをテープ・キャ
リア方式で製造することはできなかつたが、本発明によ
りこれが可能となつた意義は大きい。以上、詳細に説明
したように、本発明によれば従来適用が不可能であつた
大きな寸法の半導体ペレットにもテープ・キャリア方式
が適用可能となつたばかりでなく、より多くの電極数を
持つた半導体ペレットにもテープ・キャリア方式の適用
が可能となつた。
第１図および第２図は従来のリード・フレームを示す平
面図、第３図および第４図はそれぞれ本発明の実施例を
示す平面図である。 尚、図において、１・・・・・・テープ、２・・・・・
スプロケット、３・・・・・・デバイス・ホール、４・
・・・・・リード・フレーム、５・・・・・・リード、
６・・・・・・半導体ペレット、７・・・・・・バッド
、８・・・・・・支持枠である。
面図、第３図および第４図はそれぞれ本発明の実施例を
示す平面図である。 尚、図において、１・・・・・・テープ、２・・・・・
スプロケット、３・・・・・・デバイス・ホール、４・
・・・・・リード・フレーム、５・・・・・・リード、
６・・・・・・半導体ペレット、７・・・・・・バッド
、８・・・・・・支持枠である。
Claims (1)
- １ 長尺状のフレキシブルな絶縁性フィルム上に密着し
てリードパタンが形成され、そのリード・パタンの外周
にはリード幅よりも幅広のパットが設けられて配列され
たリード・フレームに於いて、前記フィルムの短軸方向
に配列されたパッド列の数が長軸方向に配列されたパッ
ド列の数よりも多いことを特徴とするリード・フレーム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17041080A JPS6059745B2 (ja) | 1980-12-03 | 1980-12-03 | リ−ド・フレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17041080A JPS6059745B2 (ja) | 1980-12-03 | 1980-12-03 | リ−ド・フレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5793558A JPS5793558A (en) | 1982-06-10 |
| JPS6059745B2 true JPS6059745B2 (ja) | 1985-12-26 |
Family
ID=15904401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17041080A Expired JPS6059745B2 (ja) | 1980-12-03 | 1980-12-03 | リ−ド・フレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059745B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999700A (en) * | 1989-04-20 | 1991-03-12 | Honeywell Inc. | Package to board variable pitch tab |
-
1980
- 1980-12-03 JP JP17041080A patent/JPS6059745B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5793558A (en) | 1982-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223727B1 (ko) | 반도체 장치 | |
| US4977441A (en) | Semiconductor device and tape carrier | |
| US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
| JPH08195329A (ja) | 集積回路における薄膜チップコンデンサ及びその製造方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US8890561B2 (en) | TCP-type semiconductor device and method of testing thereof | |
| KR100281216B1 (ko) | 반도체 장치 | |
| JP2872825B2 (ja) | 半導体装置用パッケージ | |
| US5157476A (en) | Tape carrier having improved test pads | |
| JPS6059745B2 (ja) | リ−ド・フレ−ム | |
| US7135642B2 (en) | Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS6132822B2 (ja) | ||
| JPS61185949A (ja) | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 | |
| JPH05160215A (ja) | 半導体装置用評価装置 | |
| JP2809208B2 (ja) | Ｔａｂテープキャリア | |
| KR920017219A (ko) | 반도체장치와 반도체장치의 제조방법 및 테이프 캐리어 | |
| JPS63276235A (ja) | 半導体集積回路装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH01194430A (ja) | Ｔａｂ用テープキヤリア | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JPH0239447A (ja) | テープキャリア | |
| JPH07106375A (ja) | 半導体装置のｔａｂテープ | |
| JPH0682714B2 (ja) | リ−ドフレ−ム | |
| JPS5874064A (ja) | リ−ドフレ−ム |