JPS63276377A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像装置に関するもので、例えば、光
電変換素子により形成される画素信号をＭＯＳＦＥＴ　
（絶縁ゲート形電界効果トランジスタ）を介して取り出
す方式の固体撮像装置に利用して有効な技術に関するも
のである。

〔従来の技術〕

従来より、フォトダイオードとスイッチＭＯ３ＦＥＴと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えばコロナ社ｒ撮影
工学」頁１２６〜頁１４７．１９８５年９月「テレビジ
ョン学会技術報告ｊ頁４９〜頁５４、特開昭５６−１５
２３８２号公報等がある。

〔発明が解決しようとする問題点〕

上記のような従来の固体撮像装置にあっては、いずれも
フォトダイオードにより形成された微小な光電変換信号
をそのまま外部に読み出すものであるため感度が比較的
悪いという欠点がある。そこで、本願発明者は半導体集
積回路の内部に増幅素子を設けることを検討した。製造
技術的には固体撮像装置内に増幅素子を形成することに
は何等支障はないが、同じ半導体チップに形成される複
数の増幅素子間での相互の特性バラツキが比較的大きく
なることからそれが等価的にノイズとして出力されてし
まう、このため、信号がノイズに埋もれてしまう結果と
なり実際には却って感度を悪くしてしまう。

この発明の目的は、高感度を実現した固体撮像装置を提
供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、マトリックス配置された光電変換素子に対応
して、その光電変換信号がゲートに供給される増幅トラ
ンジスタを設けるとともに、上記増幅トランジスタのド
レインとソースとを垂直信号線及び水平信号線にそれぞ
れ結合し、水平及び垂直走査回路の出力信号に従って制
御される第１及び第２のスイッチ回路を介して水平共通
信号線及び垂直共通信号線に結合させて増幅トランジス
タの選択動作を行い、上記水平共通信号線と垂直共通信
号線との間に増幅トランジスタを含む負帰還増幅経路を
設ける。

〔作　用〕

上記した手段によれば、増幅トランジスタにより増幅さ
れた光電変化信号を外部に送出するとともに負帰還ルー
プを構成することにより、その増幅トランジスタの特性
のバラツキと読み出し信号経路におけるノイズを抑制で
きるから固体撮像装置の高感度化が実現できる。

〔実施例〕

第１図には、この発明に係る固体撮像装置の一実施例の
要部回路図が示されている。同図では、３行、２列分の
回路が代表として例示的に示されている。同図の各回路
素子は、公知の半導体集積回路の製造技術によって、特
に制限されないが、単結晶シリンコンのような１個の半
導体基板上において形成される。

１つの画素セルは、フォトダイオードＤ１と直列形態に
されたリセット選択経路を構成するスイッチＭＯ３ＦＥ
Ｔ　（絶縁ゲート形電界効果トランジスタ）Ｑｌ、Ｑ２
と、上記フォトダイオードＤ１のカソード電極側にゲー
トが結合された増幅ＭＯ３ＦＥＴＱ３から構成される。

上記リセット選択経路を構成するスイッチＭＯＳＦＥＴ
ＱＩのゲートは、横方向に延長される垂直走査′４ｉＡ
Ｖｌに結合される。他のスイッチＭＯ３ＦＥＴＱ２は、
特に制限されないが、縦方向に延長される水平走査線Ｈ
２’　に結合される。このように、ＭＯ３ＦＥＴＱ２の
ゲートを、それが配置される行（Ｈｌ）の次の列に対応
する水平走査ｆｉＨ２’に結合させるものとしたのは、
上記増幅ＭＯ３ＦＥＴＱ３を設けることによって、フォ
トダイオードＤ１の光電変換信号を電圧信号として非破
壊的に読み出すことに対応している。すなわち、上記フ
ォトダイオードＤ１のリセット（プリチャージ）は、次
の列の選択動作のときに行うようにされる。このことは
、後述する読み出し動作の説明から理解されよう。

上記増幅ＭＯ３ＦＥＴＱ３のドレインは、同図において
縦方向に延長される垂直信号線ＶＳＩに結合され、ソー
スは同図において横方向に延長される水平信号線ＰＬ（
帰還信号線）に結合される。

上記フォトダイオードＤ１及びスイッチＭＯ３ＦＥＴＱ
１．Ｑ２及びＱ３からなる画素セルと同じ行（水平方向
）に配置される他の同様な画素セル（Ｄ２．Ｑ４．Ｑ５
及びＱ６）等のうち、上記リセット経路を構成する入力
ノードは、同図において横方向に延長される水平リセッ
ト信号１ＨＲ１に結合される。他の行についても上記同
様な画素セルが同様に結合される。同図では、他の行に
配列される画素セルを構成する各回路素子には、上記の
ような回路記号が省略されている。上記リセット信号線
ＨＲＩ等には、それに対応した垂直走査線Ｖ１と平行し
て配置される。

例示的に示されている水平走査線Ｈ１，Ｈ２は、垂直信
号！ｌ、’１Ｖｓ１、ＶＳ２等を横方向に配置される水
平共通信号線ＣＨに結合させる第１のスイッチ回路を構
成するＭＯＳＦＥＴＱ７、Ｑ８等のゲートに結合される
。また、上記垂直走査線■１なしい■３は、水平信号線
ＦＬＩないしＦＬ３等を縦方向に配置される垂直共通信
号ｖＡｃｖに結合させる第２のスイッチ回路を構成する
ＭＯＳＦＥＴＱ９ないしＱｌｌのゲートに結合される。

これによって、上記水平及び垂直走査線に選択信号を供
給する水平走査回路Ｈ３Ｒと垂直走査回路ＶＳＲとによ
る選択動作に応じて、上記水平共通信号線ＣＨと垂直共
通信号線ＣＶとの間には、１つの増幅ＭＯＳ　Ｆ　ＥＴ
のドレイン及びソースがそれぞれ接続される。言い換え
るならば、上記水平／垂直選択動作に応じてフォトダイ
オードの光電変換信号の読み出しが行われる。

特に制限されないが、この実施例では、第２列以降の水
平走査線は、Ｈ２，Ｈ２’及びＨ３，Ｈ３゛のように２
対から構成される。上記水平走査線Ｈ２’やＨ３’　は
、前述のように１つ前の列に対応したリセット経路を構
成するスイッチＭＯ３ＦＥＴＱ２、Ｑ５等のゲートに結
合される。上記一対の水平走査線Ｈ２とＨ２’　とは、
水平走査回路Ｈ３Ｒの共通の出力端子に結合させるもの
であってもよい。

この実施例では、上記増幅ＭＯＳＦＥＴＱ３等のドレイ
ンに対応した水平共通信号線ＣＨから、読み出し信号が
出力される。そのため、上記水平共通信号線ＣＨは、外
部端子ＳＴに結合され、負荷抵抗ＲＬが設けられる。上
記のように、各フォトダイオードの光電変換信号を内蔵
の増幅ＭＯ３ＦＥＴによって増幅させる構成においては
、その増幅作用によって大きな電圧信号に変換された読
み出し信号を得ることができる。しかし、このままでは
、上記各フォトダイオードに対応してそれぞれ設けられ
る各増幅ＭＯＳＦＥＴにおけるコンダクタンスｇｍが、
相互に比較的大きな製造バラツキをもって形成される。

それ故、上記出力信号には上記コンダクタンスのバラツ
キに対応して読み出し信号に大きなバラツキが生じて、
これが等価的にノイズとして現れる。そこで、この実施
例では、上記増幅ＭＯ３ＦＥＴのソースが共通に接続れ
る水平信号線ＦＬと垂直共通信号線ＣＶとが帰還経路と
して用いられる。すなわち、上記信号端子ＳＴから得ら
れる読み出し信号Ｖｏｕｔは、帰還アンプＡＭＰを介し
て、上記垂直共通信号線Ｃ■が結合される帰還端子ＦＴ
に帰還される。上記端子ＦＴと回路の接地電位点との間
に設けられる抵抗ＲＦは帰還抵抗として作用する。

この構成においては、上記フォトダイオードの光電変換
信号を電圧信号として取り出す増幅ＭＯ３ＦＥＴを含め
て帰還ループを設けることにより、その素子特性のバラ
ツキが抑制される。

第２図には、１つを増幅ＭＯ３ＦＥＴＱ３　（フォトダ
イオードＤＩ）に着目した読み出し経路の等価回路図が
示されている。

この等価回路においては、フォトダイオードＤ１により
形成される光電変換信号は、増幅ＭＯ３ＦＥＴＱ３のゲ
ートに供給される。この増幅ＭＯ３Ｆ　ＥＴＱ　３のド
レインは、垂直信号線ＶＳＩとスイッチＭＯ３ＦＥＴＱ
７とを介して外部の負荷抵抗ＲＬに接続される。また、
上記増幅ＭＯ３ＦＥＴＱ３のソースは、水平信号線ＦＬ
ＩとスイッチＭＯ３ＦＥＴＱ９を介して帰還抵抗ＲＦに
接続される。そして、上記増幅ＭＯ３ＦＥＴＱ３のドレ
イン出力Ｖｏｕｔは、帰還アンプＡＭＰ及び上記スイッ
チＭＯ３ＦＥＴＱ９や水平信号線ＦＬからなる帰還ルー
プを通してソース側に負帰還される。

これによって、増幅ＭＯ３ＦＥＴＱ３は、上記外部の帰
還アンプＡＭＰとともにゲートに供給された入力信号を
増幅してドレインから出力し、それがソースに帰還され
るという負帰還アンプとじての増幅動作を行うものであ
る。

上記第１図の固体撮像装置の読み出し動作の一例を第３
図のタイミング図を参照して簡単に説明する。

垂直走査線■１がハイレベルのとき、第１行目の読み出
し動作が水平走査線Ｈ１ないしＨｎが時系列的に順次ハ
イレベルにされることによって行われる。すなわち、上
記垂直走査線ｖ１のハイレベルによって、増幅ＭＯＳＦ
ＥＴＱ３に対応して設けられる第１スイッチＭＯ３ＦＥ
ＴＱ７と第２のスイッチＭＯ３ＦＥＴＱ９がオン状態に
される。

それ故、増幅ＭＯ３ＦＥＴＱＩが選択されて、それに対
応してフォトダイオードＤ１の光電変換信号を増幅して
水平共通信号線ＣＨから出力する。

この増幅動作は、前記のように帰還アンプＡＭＰと垂直
共通信号線ＣＶや水平信号線ＦＬＩ等からなる帰還ルー
プにより決定される利得を持って行われる。

上記１つの列の読み出しが終了すると、次の列に対応し
た水平走査線Ｈ２とＨ２’がハイレベルに切り換えられ
る。上記水平走査線Ｈ２のハイレベルによって、スイッ
チＭＯＳＦＥＴＱ７に代えてスイッチＭＯ３ＦＥＴＱ８
がオン状態になるため、フォトダイオードＤ２の光電変
換信号が増幅ＭＯ３ＦＥＴＱ６の増幅動作により出力さ
れる。

このとき、水平走査線Ｈ２°がハイレベルにされること
によって、前の列の画素セルにおけるスイッチＭＯ３Ｆ
ＥＴＱ２がオン状態にされる。これによって、バイアス
電圧ＶＢが垂直走査線Ｖ１のハイレベルによってオン状
態にされているスイッチＭＯ３ＦＢＴＱ１２を介して水
平リセット信号線ＨＲＩに伝えられていることから、上
記読み出しが終了したフォトダイオードＤ１のリセット
（プリチャージ）が上記第２列目の画素セルの読み出し
と並行して行われる。

このように、読み出しが終了した画素セルのフォトダイ
オードのリセット動作は、次の列（画素セル）の読み出
しと並行して同時行われる。このことから、その行の最
終列（第ｎ番目）に配置される画素セルのリセットを行
うため、ｎ＋１番目にハイレベルにされるダミーの読み
出し動作（上記リセット動作）を行う水平選択信号Ｈｎ
＋１’が形成される。したがって、このダミー水平選択
動作Ｈｎ＋１°の後に、水平帰線期間Ｔが設けられるも
のである。

なお、上記非選択状態に置かれる次の行（■２）に対応
した水平リセット信号線ＨＲ２等においては、画素セル
のスイッチＭＯ３ＦＥＴが結合されるものであり、その
ドレイン接合部が寄生光電素子として作用し、受光に応
答してスメアやブルーミングというた偽信号Ｎ１を発生
させる。このような偽信号Ｎｌは、その行（Ｖ２）の最
初の読み出しの次に行われる前記リセット動作により除
去される。ただし、この実施例では、フォトダイオード
の光電変換信号を直接増幅ＭＯ３ＦＥＴのゲートに供給
して読み出す構成を採るため、上記のような偽信号Ｎ１
等が生じても何等影響を受けるものではない。

この実施例では、第１図又は第２図の等価回路に示すよ
うに、各フォトダイオードに対応して設けられる各増幅
ＭＯＳ　Ｆ　ＥＴのコンダクタンスの相互のバラツキは
、上記のように増幅ＭＯ３ＦＥＴ自身が負帰還ループ内
にあることから抑制される。上記構成の帰還アンプにお
いて、増幅ＭＯ３ＦＥＴの増幅度をａとし、外部のｌ１
ｆｆｉ還アンプＡＭＰの増幅度をｆとし、全系の増幅度
をＡとお（と、次式（１）により表される。

Ａ＝ａ／（１＋ａｆ）　　・・・・・・−−・−（Ｌ）
上記増幅ＭＯ３ＦＥＴのコンダクタンスｇｍ１つまり増
幅度ａがｄａだけバラツキを生じたとすると、全系での
増幅度の変化ｄＡは、次式（２）により表される。

ｄＡ−１／　（１＋ａ　ｆ）”　Ｘｄａ　−−−・１２
）上式（２）より、増幅度の変化の割合は、次式（３）
のようになる。

ｄＡ／Ａ＝１／　（１＋ａｆ）Ｘｄａ／ａ　　　（３）
したがって、読み出し増幅回路における全系における増
幅度の変化の割合は、上記増幅Ｍ　ＯＳ　ＦＥＴの増幅
度のバラツキｄａが１／（１＋ａｆ）に抑圧される。こ
れによって、事実上、各増幅Ｍ０３ＦＥＴ間における素
子特性のプロセスバラツキを実質的に無視することがで
きる。したがって、半４体集積回路内部で光電変換信号
の増幅信号を形成して出力させることでき、従来のよう
に信号電荷の転送に伴う雑音の発生や偽信号が混入され
ることがないため高感度化が可能になる。

さらに、増幅ＭＯＳ　Ｆ　ＥＴはそれが上記のような帰
還ループ内にあること、及び各信号線Ｖｓ、ＦＬ、ＣＨ
，ＣＶや選択スイッチＭＯＳＦＥＴも帰還ループ内にあ
り、それらの寄生容量や等価オン抵抗により発生する雑
音も抑圧できる。すなわち、雑音発生源とみなされる各
信号線の寄生容量や分布抵抗値及びスイッチＭＯ３ＦＥ
Ｔのオン抵抗値等は、全系の帰還抵抗の一部とみなされ
、上記増幅回路の全系における負帰還動作によって大幅
に低減できる。このように、主なノイズ発生源を読み出
し増幅回路を構成する帰還ループ内に入れることによっ
て、従来の固体撮像装置に比べて雑音を大幅に低減でき
るものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）マトリックス配置された光電変換素子に対応して
、その光電変換信号がゲートに供給される増幅トランジ
スタを設けるともに、上記増幅トランジスタのドレイン
とソースとを垂直信号線及び水平信号線にそれぞれ結合
し、水平及び垂直走査回路の出力信号に従って制御され
る第１及び第２のスイッチ回路を介して水平共通信号線
及び垂直共通信号線に結合させて増幅トランジスタの選
択動作を行い、上記水平共通信号線と垂直共通信号線と
の間に増幅トランジスタを含む負帰還増幅経路を設ける
ことによって、その増幅トランジスタの特性のバラツキ
と読み出し信号経路におけるノイズを抑制できるから固
体撮像装置の実際的な高感度化が実現できるという効果
が得られる。

（２）上記のように増幅トランジスタの出力信号を外部
に送出する構成においては、従来のように信号電荷の転
送に伴う雑音の発生やスメアやプルーミングといった偽
信号の混入を防止できるから、低ノイズ化が可能となり
、上記増幅作用と相俟って低ノイズで高感度化を実現で
きるという効果が得られる。

（３）上記内蔵の増幅トランジスタを含む読み出し信号
経路が負帰還ループ内に設けられることによって、そこ
で発生する雑音を大幅に抑圧することができる。これに
よって、信号対雑音比（Ｓ／Ｎ）を大きくできること、
言い換えるならば、雑音に対する信号を相対的に大きく
できることがら、上記＋１１や（２）の効果を相俟って
いっそうの高感度化が実現できるという効果が得られる
。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図の実施例
回路において、増幅トランジスタとしては、低ノイズ化
が実現できるジ島ンクシッンＦＥＴを用いるものであっ
てもよい。このように、増幅トランジスタとしては、高
入力インピーダンスのものであれば何であってもよい。

また、画素セルのリセット（プリチャージ）動作は、水
平帰線期間において行うものとしてもよい。例えば、第
１図において、水平走査線Ｈ２’ないし）ｉｎ＋ｌ’に
対して、水平帰線期間にハイレベルの選択信号を供給す
るものであってもよい、この場合、リセットすべき行に
対応した垂直走査線は、上記水平帰線期間において上記
リセット動作が終了した後にロウレベルの非選択レベル
にされる。また、上記水平帰線期間において１つの行の
画素セルを一斉にリセットさせる方式を採る場合、画素
セルに設けられるリセット経路を構成するＭＯＳＦＥＴ
は、１　つ（７）ＭＯＳ　Ｆ　ＥＴとして、上記水平帰
線期間において順次発生されるタイミング信号でオン状
態にさせるものとしてもよい。この構成においては、画
素セルを構成するＭＯＳ　Ｆ　ＥＴは、上記リセットＭ
ＯＳ　Ｆ　ＥＴと増幅ＭＯ３ＦＥＴの２つから構成でき
るため、画素セルを高密度に形成することができる。

画素アレイの読み出し動作は、奇数フィールドと偶数フ
ィールドとで１本分づらせて一対づつ選択状態にするよ
うにしてもよい。これにより、インタレースに対応した
空間的重心が上下に移動させた画像信号を得ることがで
きる。この場合、上記一対つづ選択される水平信号線に
対応して一対からなる出力線を設けるものとしてもよい
。

この発明は、スイッチ素子を介して光電変化素子の出力
信号を読み出す方式の固体撮像装置に広く利用できるも
のである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、マトリックス配置された光電変換素子に対
応して、その光電変換信号がゲートに供給される増幅ト
ランジスタを設けるともに、上記増幅トランジスタのド
レインとソースとを垂直信号線及び水平信号線にそれぞ
れ結合し、水平及び垂直走査回路の出力信号に従って制
御される第１及び第２のスイッチ回路を介して水平共通
信号線及び垂直共通信号線に結合させて増幅トランジス
タの選択動作を行い、上記水平共通信号線と垂直共通信
号線との開に増幅トランジスタを含む負帰還増幅経路を
設けることによって、その増幅トランジスタの特性のバ
ラツキと読み出し信号経路におけるノイズを抑制できる
から固体撮像装置の実際的な高感度化が実現できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す要部回路図、 第２図は、その等価回路図、 第３図は、その続み出し動作の一例を説明するためのタ
イミング図である。 Ｈ３Ｐ・・水平走査回路、ＶＳＲ・・垂直走査回路、Ａ
Ｍ？・・帰還アンプ 一゛＼ 代理人弁理士　小川　勝’Ｃ、・＼ ＼、−２，′ 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １、マトリックス配置された光電変換素子に対応して、
   その光電変換信号がゲートに供給される増幅トランジス
   タと、上記増幅トランジスタのドレインとソースがそれ
   ぞれ結合される垂直信号線及び水平信号線と、上記垂直
   信号線を水平走査回路の出力信号に従って水平共通信号
   線に結合させる第１のスイッチ回路と、上記水平信号線
   を垂直走査回路の出力信号に従って垂直共通信号線に結
   合させる第２のスイッチ回路とを含み、上記水平共通信
   号線と垂直共通信号線との間に上記増幅トランジスタを
   含む負帰還増幅経路を設けることを特徴とする固体撮像
   装置。 ２、上記光電変換素子は、上記垂直走査回路の出力信号
   が供給される垂直走査線にゲートが結合されるスイッチ
   ＭＯＳＦＥＴと、上記水平走査回路の出力信号が供給さ
   れる水平走査線にゲートが結合されたスイッチＭＯＳＦ
   ＥＴとを介して、水平方向に配置されるリセット信号線
   に結合されるものであり、上記リセット信号線は、上記
   垂直走査線にゲートが結合されたスイッチＭＯＳＦＥＴ
   を介してバイアス電圧端子に結合されるものであること
   を特徴とする特許請求の範囲第１項記載の固体撮像装置
   。