JPS63276378A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像装置に関するもので、例えば、光
電変換素子により形成される画素信号をＭＯ３ＦＥＴＩ
縁ゲート形電界効果トランジスタ）を介して取り出す方
式の固体撮像装置に利用して有効な技術に関するもので
ある。

〔従来の技術〕

従来より、フォトダイオードとスイッチＭＯ３ＦＥＴと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えばコロナ社「撮影
工学１頁１２６〜頁１４７．１９８５年９月ｒテレビジ
ョン学会技術報告」頁４９〜頁５４、特開昭５６−１５
２３８２号公報等がある。

〔発明が解決しようとする問題点〕

上記のような従来の固体撮像装置にあっては、いずれも
フォトダイオードにより形成された微小な光電変換信号
をそのまま外部に読み出すものであるため感度が比較的
悪いという欠点がある。そこで、本願発明者は半導体集
積回路の内部に増幅素子を設けることを検討した。製造
技術的には固体撮像装置内に増幅素子を形成することに
は何等格別の支障はないが、同じ半導体チップに形成さ
れる複数の増幅素子間での相互の素子特性のバラツキが
比較的大きくなることからそれが等価的にノイズとして
出力される。このため、信号がノイズに埋もれてしまう
結果となり、実際には却って感度を悪くしてしまうもの
となる。

この発明の目的は、高感度を実現した固体撮像装置を提
供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、スイッチ素子を介して行又は列方向に配置さ
れる光電変換素子からの読み出し信号がそれぞれ伝えら
れる複数の信号線に対してそれぞれゲートが結合された
複数の増幅トランジスタを設け、上記信号線を選択する
走査線にその制御端子が結合され、上記増幅トランジス
タの一方の電極に動作電圧を供給する第１のスイッチ素
子によりその選択動作を行うとともに、上記走査線にそ
の制御端子が結合され第２のスイッチ素子を設けて、上
記増幅トランジスタからの増幅出力信号を受ける外部増
幅回路の出力信号を負帰還させるものである。

〔作　用〕

上記した手段によれば、増幅トランジスタにより増幅さ
れた出力信号を外部に送出するとともに負帰還ループを
構成することにより、その増幅トランジスタの特性のバ
ラツキと読み出し信号経路におけるノイズを抑制できる
からから固体撮像装置の高感度化が実現できる。

〔実施例〕

第１図には、この発明に係る固体撮像装置の一実施例の
要部回路図が示されている。同図では、３行、２列分の
回路が代表として例示的に示されている。同図の各回路
素子は、公知の半導体集積回路の製造技術によって、特
に制限されないが、単結晶シリンコンのような１個の半
導体基板上において形成される。

１つの画素セルは、フォトダイオードＤ１と垂直走査ｖ
Ａｖｌにそのゲートが結合されたスイッチＭＯ３ＦＥＴ
　（絶縁ゲート形電界効果トランジスタ）Ｑｌと、水平
走査線Ｈ１にそのゲートが結合されたスイッチＭＯＳＦ
ＥＴＱ２の直列回路から構成される。上記フォトダイオ
ードＤ１及びスイッチＭＯ３ＦＥＴＱ１．Ｑ２からなる
画素セルと同じ行（水平方向）に配置される他の同様な
画素セル（Ｄ２．Ｑ３．Ｑ４）等の出力ノードは、同図
において横方向に延長される水平信号線）（３１に結合
される。他の行についても上記同様な画素セルが同様に
結合される。上記水平信号線Ｈ３Ｉ等には、それに対応
した垂直走査線Ｖ１が平行して配置される。この垂直走
査線■１には、それに対応した画素セルのスイッチＭＯ
３ＦＥＴＱＩ、Ｑ３等が結合される。このことは、例示
的に示されている他の行の垂直走査線■２及び■３にお
いても同様である。

例示的に示されている水平走査線Ｈ１，Ｈ２は、同図に
おいて縦方向に延長され、同じ列に配置される画素セル
のスイッチＭＯ３ＦＥＴＱ２．Ｑ６゜及びＱＩＯのゲー
トは、共通の水平走査線Ｈ１に結合される。他の列に配
置される画素セルも上記同様に対応する水平走査線Ｈ２
等に結合される。

上記水平走査線Ｈ１、Ｈ２等は、水平シフトレジスタ等
からなる水平走査回路Ｈ３Ｒによって、選択動作が行わ
れる。また、上記垂直走査線■１、■２、■３等は、垂
直シフトレジスタ等からなる垂直走査回路ＶＳＲと、そ
の出力信号を受けるインクレースゲート回路ＩＴＧとに
よって選択動作が行われる。上記インタレースゲート回
路ＩＴＧは、図示しない制御信号に応じてインクレース
モードとノンインターレスモードでの垂直選択動作を行
う。

この実施例では、高感度化を実現するために、上記例示
的に示されている各水平信号線Ｈ３１゜Ｈ３２，Ｈ２Ｓ
等には、それぞれ増幅トランジスタＴｌ、Ｔ２，７３等
が設けられる。これらの増幅トランジスタＴ１ないしＴ
３は、低ノイズ化のために、特に制限されないが、ジャ
ンクシランＦＥＴから構成される。上記各増幅トランジ
スタＴ１ないしＴ３のドレイン電橋と電源電圧ＶＣＣと
の間には、それぞれの走査タイミングで各増幅トランジ
スタＴ１ないしＴ３を選択的に動作させるため、第１の
スイッチＭＯ３ＦＥＴＱＩ　４、ＱｌＢ及びＱｌＢが設
けられる。また、上記増幅トランジスタＴ１ないしＴ３
等のソースは、出力信号線ＳＬに共通に接続される。そ
れ故、上記増幅トランジスタＴ１ないしＴ３は、ソース
フォロワ増幅動作を行うものである。

上記垂直走査線■１、■２及び■３は、上記スイッチＭ
Ｏ３ＦＥＴＱ１４、ＱｌＢ、ＱｌＢのゲートにも結合さ
れる。これによって、例えば水平信号線Ｈ３Ｉに結合さ
れた画素セルを読み出すとき、垂直走査線ｖ１がハイレ
ベルになって、上記第１のスイッチＭＯ３ＦＥＴＱＩ　
４をオン状態にするから、水平走査線Ｈ１、Ｈ２の選択
動作に同期して水平信号線Ｈ３Ｉに読み出された画素信
号は、増幅トランジスタＴ１により増幅されて、言い換
えるならば、電圧信号に変換されて出力される。上記増
幅トランジスタＴ１等は、後述するような外部に設けら
れる電流／を圧変換型のプリアンプの初段増幅回路を構
成する。

このような構成においては、増幅トランジスタＴ１ない
しＴ３等のように、各行毎に多数の増幅トランジスタが
設けられることから、製造プロセスのバラツキによって
、その増幅特性が相互にバラツキを生じることが問題と
なる。また、各画素セル（及び水平信号線）のリセット
動作を行うことが必要になる。

そこで、この実施例では、上記増幅トランジスタＴ１の
ゲート、言い換えるならば、水平信号線Ｈ３Ｉと、帰還
用の信号線ＧＬとの間に帰還用の第２のスイッチＭＯ３
ＦＥＴＱ１３が設けられる。

このスイッチＭＯ３ＦＥＴＱＩ　３は、そのゲートが上
記垂直走査線■１に結合される。他の行に対応した水平
信号線Ｈ３２、Ｈ２Ｓ等においても、上記同様な第２の
スイッチＭＯ３ＦＥＴＱＩ　５、Ｑ１７等がそれぞれ設
けられる。

上記出力信号線ＳＬと帰還用の信号線ＧＬは、縦方向に
平行に延長され、それぞれ外部端子Ｐ１゜Ｐ２に接続さ
れる。

上記外部端子Ｐ１は、出力端子とされ負荷抵抗ＲＬが設
けられる。この負荷抵抗ＲＬは、上記増幅トランジスタ
ＴｌなしいＴ３等の共通のソース負荷手段として作用す
る。上記端子ＰＬから得られる読み出し電圧信号は、上
記増幅トランジスタＴ１等を初段増幅回路とするプリア
ンプＰＡに供給される。このプリアンプＰＡの出力信号
Ｖｏｕｔは、一方において、図示しない信号処理回路に
供給される。上記プリアンプＰＡの出力信号Ｖｏｕｔは
、他方において帰還抵抗ＲＦを介して帰還入力端子とし
ての端子Ｐ２に供給される。

この構成においては、上記帰還ループを設けることによ
り、素子特性のバラツキが抑制される。

また、上記帰還ループによりフォトダイオードに蓄積さ
れた光信号に対応した電流が流れることによって、その
画素セルからの読み出し動作と、次の読み出し動作のた
めのリセット（プリチャージ）動作とを同時に行わせる
ことが可能となる。

この実施例では、特に制限されないが、スメア、プルー
ミング等の偽信号を除去するために、上記各行の水平信
号線Ｈ３ＩないしＨ３３にはリセット用ＭＯ３ＦＥＴＱ
２０ないしＱ２２が設けられる。これら（７）ＭＯ３Ｆ
ＥＴＱ２０ないしＱ２２は、後述するようなタイミング
関係をもって水平帰線期間内にオン状態にされ、各水平
信号線ＨＳ、１ないしＨ３３等にバイアス電圧ＶＢを供
給するものである。

第２図には、１つ水平信号線Ｈ３Ｉに着目した読み出し
経路の等価回路図が示されている。

この等価回路においては、水平信号線ＨＳＩから得られ
る読み出し信号Ｖｉｎは、増幅トランジスタＴ１のゲー
トに供給される。この増幅トランジスタＴ１は、水平信
号線Ｈ３Ｉの読み出し動作のときにハイレベルにされる
垂直走査線■１によりオン状態にされる第１のスイッチ
ＭＯ３ＦＥＴＱ１４を介して動作電圧Ｖｃｃが供給され
る。これにより、増幅トランジスタＴ１は、動作状態に
なりソースから増幅出力信号を送出する。この増幅出力
信号は外部のプリアンプＰＡの入力に供給される。この
プリアンプＰＡの増幅出力信号Ｖｏｕｔは、上記垂直走
査線Ｖ１のハイレベルによって同様にオン状態にされる
□第２のスイッチＭＯＳＦＥＴＱ１３と帰還抵抗ＲＦを
介して上記増幅トランジスタＴｌのゲートに帰還させる
。上記帰還ループとして、負帰還とするため、外部に設
けられるプリアンプＰＡは、反転増幅動作を行うように
される。

この等価回路において、水平信号線Ｈ３Ｉに結合される
画素セルに対して、上記帰還抵抗ＲＦ及びスイッチＭＯ
３ＦＥＴＱＩ　３を介して電流供給が行われることによ
って、水平信号線Ｈ３Ｉにはフォトダイオードの光信号
の読み出しとリセット動作が同時に行われる。

上記第１図の固体撮像装置の読み出し動作の一例を第３
図のタイミング図を参照してＮ単に説明する。

垂直走査線■１がハイレベルのとき、第１行目の読み出
し動作が水平走査線Ｈ１ないしＨｎが時系列的に順次ハ
イレベルにされることによって行われる。すなわち、上
記垂直走査線Ｖ１のハイレベルによって、増幅トランジ
スタＴ１に対応して設けられる第１スイッチＭＯ３ＦＥ
ＴＱＩ　４と第２のスイッチＭＯ３ＦＥＴＱＩ　３がオ
ン状態にされる。それ故、増幅トランジスタＴ１が動作
状態にされ、上記のようにして次々に選択される画素セ
ルのフォトダイオードに蓄積された光信号に対応した電
流が帰還経路を通して流れることによって、その画素セ
ルからの読み出し動作と、次の読み出し動作のためのリ
セット（プリチャージ）動作とが同時に行われる。上記
負荷抵抗ＲＬにより得られる電圧信号は、外部のプリア
ンプＰＡによって増幅され、図示しない信号処理回路に
伝えられるとともに、上記帰還ループを通して増幅トラ
ンジスタＴ１のゲートが結合される水平信号線Ｈ８１に
負帰還される。

上記１つの行の読み出しが終了すると、水平帰線期間Ｔ
に入る。この期間Ｔにおいて上記垂直走査線Ｖ１はハイ
レベルからロウレベルにされ、非選択状態に切り換えら
れる。そして、リセット信号Ｒ３がハイレベルにされ、
上記各リセット用ＭＯ３ＦＥＴＱ２０ないしＱ２２をオ
ン状態にする。

これによって、非選択状態の水平信号線Ｈ３２等に発生
した偽信号Ｎ１のリセットが行われる。すなわち、水平
信号線Ｈ３には、画素セルのスイッチＭＯＳ　Ｆ　ＥＴ
が結合されるものであり、そのドレインが受光に応答し
てスメアやプルーミングといった偽信号を発生させる。

このような偽信号Ｎ１を上記水平帰線期間Ｔを利用して
掃き出させるものである。また、上記リセット信号Ｒ３
がハイレベルの状態で、次に選択すべき垂直走査線Ｖ２
をロウレベルからハイレベルの選択状態に切り換える。

このような垂直走査線■２のハイレベルへの立ち上がり
によって、それに対応した水平信号線Ｈ３２等には、カ
ンプリングノイズＮ２が発生する。このノイズＮ２は、
上記オン状態を維持しているリセット用ＭＯ３ＦＥＴＱ
２０ないしＱ２２を介して高速にリセットされる。この
ようなリセット動作を終了した後の水平帰線期間Ｔ内で
、上記リセット信号Ｒ３はハイレベルからロウレベルに
立ち下げられる。すなわち、次に選択されるべき垂直走
査線の選択レベルと、リセット信号ＲＳのハイレベルと
は、オーバーラツプ時間ＯＶ　Ｔを持つようにされる。

このオーバーラツプ時間ＯＶＴを利用して、上記垂直走
査線とそれに対応する水平信号線に発生するカップリン
グノイズを速やかに除去するものである。これによって
、次に選択される水平信号線ＨＳ２は、水平走査線Ｈ１
に対応した最初の画素ドツトから上記偽信号Ｎ１や上記
カップリングノイズＮ２に影響されない正確な光電変換
出力を得ることができる。

この実施例では、第１図又は第２図の等価回路に示すよ
うに、増幅トランジスタのコンダクタンスのバラツキは
、上記のように増幅トランジスタ自身が負帰還ループ内
にあることから抑制される。

上記構成の帰還アンプにおいて、ｍｌ’！）ランジスタ
の増幅度をａとし、外部のプリアンプＰＡの増幅度をｆ
とし、全系の増幅度をＡとおくと、次式（１）により表
される。

ＡＩ＝ａ／（１＋ａｆ）・・・・・・・・・・（１）上
記増幅トランジスタのコンダクタンスｇｍ、つまり増幅
度ａがｄａだけバラツキを生じたとすると、全系での増
幅度の変化ｄＡは、次式（２）により表される。

ｄＡ＝１／　（１＋ａ　ｆ）”　Ｘｄａ　−−・−・（
２）上式（２）より、増幅度の変化の割合は、次式（３
）のようになる。

ｄＡ／Ａ＝１／　　（１＋ａｆ）　　ｘｄａ／ａ　　　
　　（３１したがって、読み出し増幅回路における全系
における増幅度の変化の割合は、上記増幅トランジスタ
の増幅度のバラツキｄａが１／　（１＋ａ　ｆ）に抑圧
される。

さらに、増幅トランジスタは水平信号線の選択回路を兼
ねており、それが上記のような帰還ループ内にあること
、及び出力信号線ＳＬも帰還ループ内にあり、それらの
等価抵抗により発生する雑音も抑圧できる。

すなわち、この実施例の固体撮像装置における雑音■ｎ
：は、次式（４）によって求められる。

Ｉ　ｎ”　＝４ｋＴＢ　（ＣＦ　ｆｃｙ＋４ｆｆ”　Ｂ
”　／３（ＣＭ　＋ＣＶ　＋ＣＬ　＋ＣＪ　）”　Ｒ＊
Ｊ＋１／（ＲＦ＋Ｒｏ８））　・・・・・（４）ここで
、ｋはボルツマン定数、Ｔは絶対温度、Ｂは雑音帯域幅
、Ｃ１はフォトダイオードの容量値、Ｃ１Ｉは水平信号
線の容量値、Ｃｖは出力信号線の容量値、Ｃ４はパッケ
ージの容量値、ＣＪは増幅トランジスタのゲート容ｆ（
ｉ、Ｒ，、は増幅トランジスタの等値入力雑音抵抗、Ｒ
ｏｎは、スイッチＭＯ３ＦＥＴＱ１３等のオン抵抗値、
ＲＦは帰還抵抗の抵抗値である。

上記雑音の主な発生源である水平信号線に電流を供給す
るスイッチＭＯ３ＦＥＴＱ１３等は、上記のように帰還
ループ内に入っていることから、そのオン抵抗値Ｒ０７
は等価的に帰還抵抗の一部とみなされ、上記増幅回路の
全系における負帰還動作によって大幅に低減できる。ま
た、同様に、出力信号線における配線抵抗も上記帰還抵
抗の一部とみなされ、それに発生するノイズの大幅な低
減が実現できる。このように、主なノイズ発生源を読み
出し増幅回路を構成する帰還ループ内に入れることによ
って、従来の固体撮像装置に比べて雑音を約半分に低減
できるものである。

１上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）垂直及び水平走査線に制御端子が結合されるスイ
ッチ素子を介して行方向に配置される光電変換素子から
の読み出し信号がそれぞれ伝えられる水平信号線に対し
てそれぞれゲートが結合された複数の増幅トランジスタ
を設け、上記水平信号線を選択する垂直走査線にその制
御端子が結合され、上記増幅トランジスタの一方の電極
に動作電圧を供給する第１のスイッチ素子によりその選
択動作を行うとともに、上記垂直走査線にその制御端子
が結合され第２のスイッチ素子を設けて、上記増幅トラ
ンジスタからの増幅出力信号を受ける外部増幅回路の出
力信号を負帰還させることによりバラツキを抑圧できる
から、実際的な高感度化を実現できるという効果が得ら
れる。

（２）上記内蔵の増幅トランジスタを含む読み出し信号
経路が負帰還ループ内に設けられることによって、そこ
で発生する雑音を大幅に抑圧することができる。これに
よって、信号対雑音比（Ｓ／Ｎ＞を大きくできること、
言い換えるならば、雑音に対する信号を相対的に大きく
できることから、上記（１）の効果を相俟っていっそう
の高感度化が実現できるという効果が得られる。

（３）画素セルの水平読み出し方式を採用し、その水平
帰線期間内において、垂直走査線の立ち上がった後にリ
セット信号を立ち下がらせることにより、上記垂直信号
線とそれに対応した水平信号線との間に発生するカップ
リングノイズも上記リセット信号によって制御されるＭ
ＯＳ　Ｆ　ＥＴによって速・やかに除去することができ
る。したがって、上記水平信号線における非選択状態で
発生する偽信号の除去と上記（１）及び（２）の効果が
相乗的に作用し高感度で高品質の画素信号を得ることが
できるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図の実施例
回路において、増幅トランジスタのドレインから出力を
得るものであってもよい、この場合、例えば増幅トラン
ジスタのソースを接地して、そのドレインに設けられる
第１のスイッチＭＯ３ＦＥＴを介して負荷抵抗を接続す
る。この場合には、反転出力信号が得られることから、
外部に設けられるプリアンプとしては非反転の増幅回路
とすればよい。あるいは、帰還信号は、増幅トランジス
タのソース側に供給するものとしてもよい。この場合に
は、第２のスイッチＭＯ３ＦＥＴＱ１３等は、読み出し
電流を供給するだけに作用させられる。

また、増幅トランジスタとしては、低ノイズのジャンク
ションＦＥＴを用いることが望ましいが、それに限定さ
れるものではなく、ＭＯＳＦＥＴを用いるものであって
もよい。

さらに、マトリック配置される画素アレイは、上記水平
読み出し方式のものの他、列方向に配置された画素セル
を垂直信号線に結合させ、水平走査線により結合される
スイッチＭＯ３ＦＥＴを介して出力させる構成のもので
あってもよい。この場合には、上記垂直信号線に増幅ト
ランジスタのゲートが結合され、水平走査線に制御端子
が結合されるスイッチＭＯ３ＦＥＴを介して、動作電圧
と負帰還ループが構成される。前記各スイッチ素子は、
ＭＯＳＦＥＴのように制御端子を持ち、アナログスイッ
チ動作を行うものであれば何であってもよい。

画素アレイの読み出し動作は、奇数フィールドと偶数フ
ィールドとで１本分づらせて一対づつ選択状態にするよ
うにしてもよい。これにより、インタレースに対応した
空間的重心が上下に移動させた画像信号を得ることがで
きる。この場合、上記一対つづ選択される水平信号線に
対応して一対からなる出力線を設けるものとしてもよい
。＼この発明は、スイッチ素子を介して光電変化素子の
出力信号を読み出す方式の固体撮像装置に広く利用でき
るものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、スイッチ素子を介して行又は列方向に配置
される光電変換素子からの読み出し信号がそれぞれ伝え
られる複数の信号線に対してそれぞれゲートが結合され
た複数の増幅トランジスタを設け、上記信号線を選択す
る走査線にその制御端子が結合され、上記増幅トランジ
スタの一方の電極に動作電圧を供給する第１のスイッチ
素子によりその選択動作を行うとともに、上記走査線に
その制ｍ端子が結合され第２のスイッチ素子を設けて、
上記増幅トランジスタからの増幅出力信号を受ける外部
増幅回路の出力信号を負帰還させることにより、内蔵の
増幅トランジスタを設けることによる高感度化を図りつ
つ、そのバラツキを抑圧できるとともに、増幅トランジ
スタを含む読み出し信号経路が負帰還ループ内に設けら
れることによって、そこで発生する雑音を大幅に抑圧す
ることができるから、高感度化が実現できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す要部回路図、 第２図は、その等価回路図、 第３図は、その読み出し動作の一例をを説明するための
タイミング図である。 Ｈ３Ｐ・・水平走査回路、ＶＳＲ・・垂直走査回路、Ｉ
ＴＧ・・インタレースゲート回路、ＰＡ・・プリアンプ 第１図

Claims (1)

1. 【特許請求の範囲】 １、スイッチ素子を介して行又は列方向に配置される光
   電変換素子からの読み出し信号がそれぞれ伝えられる複
   数の信号線と、これら複数の信号線にそれぞれゲートが
   結合された複数の増幅トランジスタと、上記信号線を選
   択する走査線にその制御端子が結合され、上記増幅トラ
   ンジスタの一方の電極に動作電圧を供給する第１のスイ
   ッチ素子及び上記増幅トランジスタのゲートに外部端子
   から共通に供給される帰還信号を伝達する第２のスイッ
   チ素子と、上記増幅トランジスタの出力とされる他方の
   電極が共通化されてなる出力信号線とを含むことを特徴
   とする固体撮像装置。 ２、上記出力信号線を介して得られる信号は、外部の増
   幅回路により増幅されるとともに、上記帰還信号として
   上記外部端子に供給されるものであることを特徴とする
   特許請求の範囲第１項記載の固体撮像装置。 ３、上記光電変換素子からの読み出し信号がそれぞれ伝
   えられる信号線は、光電変換素子と垂直走査線にその制
   御端子が結合されるスイッチ素子及び水平走査線にその
   制御端子が結合されるスイッチ素子からなる画素セルの
   出力ノードが共通に結合されてなる水平信号線であるこ
   とを特徴とする特許請求の範囲第１又は第２項記載の固
   体撮像装置。 ４、上記各スイッチ素子はＭＯＳＦＥＴであり、増幅ト
   ランジスタはジャンクションＦＥＴであることを特徴と
   する特許請求の範囲第１、第２又は第３項記載の固体撮
   像装置。