JPS6327054A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に接合破壊型プログラマ
ブルリードオンリーメモリ（ＦＲＯＭ＞のメモリセルの
構造に関する。

〔従来の技術〕

従来、バイポーラ接合破壊型ＦＲＯＭのメモリセルにお
いて半導体基板衣−面から深い溝を空け、その溝内部を
絶縁物で充填して素子間の電気的絶縁分離をするいわゆ
る溝分離技術を適用すると第２図（ａ）、（ｂ）又は第
３図（ａ）、（、ｂ）の様になる。

第２図は、第１の従来例を示し、深い溝に５ｉ０２を充
填した第１の絶縁領域４と浅い溝に５ｉ０２を充填した
第２の絶縁領域５を有し、２種類の溝を用いた溝分離技
術の例であり、深い溝と浅い溝は交わらない様に構成さ
れている。又、第３図は第２の従来例を示し、深い溝を
５ｉ０２で充填した第１の絶縁領域４と厚い酸化膜１５
からなる第２の絶縁領域を用いた分離をバイポーラ接合
破壊型ＦＲＯＭに適用した例であるが、この場合も深い
溝と厚い酸化膜１５は交わらない様に構成されている。

第２図の例で第１．第２の絶縁領域４と５を交わる様に
構成できない理由は、これらの領域を形成するための二
種類の溝をドライエツチング等の技術で２度Ｇ′−渡っ
て堀るので第４図の概念図で示す様に、深い溝４′と浅
い満５′の交差部に非常に深い穴Ｃが掘られ、後工程で
溝を絶縁物で埋める場合完全に充填できなくなるからで
ある。又、この穴の近傍ではストレスが集中し、結晶欠
陥を誘発し、歩留を低下させるなどの問題となる。それ
故、二種類の溝は交差させない構造となっている。

第３図は浅い溝のかわりに比較的厚い酸化膜１５を用い
た例であるが、この場合も第１の絶縁領域４と厚い酸化
膜１５を交差させない方がストレスによる結晶欠陥の問
題は少ない、交差させると第５図に示す交差部りの近傍
でストレスが発生する。

一方、バイポーラ接合破壊型ＦＲＯＭにおいては集積度
を向上させるためには個々のメモリセルを１つづつ絶縁
分離するよりは細長い帯状の絶縁分離領域内に多くのメ
モリセルを構成する方が有利である。しかし、第７図に
等価回路を示すように、この細長い帯状の絶縁分離領域
内では隣り合うメモリセルのトランジスタＱ１．Ｑ２の
ベース−ベース間の寄生ｐｎｐ）ランジスタＱ４と、ｎ
ｐｎトランジスタＱ３とで成る寄生サイリスタ効果を防
止するためには完全に絶縁層が埋込層まで達する様に形
成する必要があることは、アイイーイーイー・トランザ
クション・オン・エレクトロン・デバイセス（ＩＥＥＥ
　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　ＥｌｅｃｔｒｏｎＤ
ｅｖｉｃｅｓ）誌、１９８３年、１２月、第１７８５頁
−第１７９１頁に記載されれいる。従って、第２図の例
を細長い帯状め絶縁分離領域に適用すると第６図に示す
第３の従来例となる。

第６図（ａ）は平面図であり、（ｂ）はＸ−Ｘ′線断面
図であり、（ｅ）はＹ−Ｙ’線断面図である。第６図（
ｂ）の様にメモリセルの中心部の断面図では浅い溝によ
る第２の絶縁領、域５が埋込層２まで完全に達している
のでメモリセルのベース−ベース間の寄生ｐｎｐ）ラン
ジスタ効果は無′視できる程小さいが、メモリセルの端
に近い部分では第６図（Ｃ）のように寄生ｐｎｐ効果が
大きいことが判る。

第６図では二種類の溝による絶縁分離技術を用いた例を
示したが、第３図の例の様な深い溝と厚い酸化膜を用い
ても同様である。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置は、第１．第２の絶縁領域に
よって寄生サイリスタ効果を十分に防止できないという
欠点があった。

本発明の目的は、寄生サイリスタ効果の防止を改善した
半導体装置を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置は、半導体基板の一主面から所定深
さに達する絶縁物からなる第１の絶縁領域で挟まれた帯
状半導体領域に設けられた複数の半導体素子と、前記第
１の絶縁領域と離間してこれより浅く設けられた第２の
絶縁領域からなり前記半導体素子間を隔てる仕切りとを
備えた半導体装置において、前記第１の絶縁領域は前記
帯状半導体領域側に突出した突起を有し、前記仕切りは
前記突起に対応して前記半導体素子間の直接対向断面積
を零にする位置に配置されているものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）は本発明の一実施例の主要部を示す半導体
チップの断面図、第１１Ｚ（ｂ）、（ｃ）はそれぞれ第
１図（ａ）のｘ−ｘ’線断面図及びＹ−Ｙ″線断面図で
ある。

この実施例は、ｎ“型埋込層２、ｎ型エピタキシャル層
３を有するｐ型半導体基板１の一主面からｎ＋型埋込層
２、ｎ型エピタキシャル層３を貫通して設けられた絶縁
物からなる第１の絶縁領域４で挟まれた帯状半導体領域
１８に設けられた複数の半導体素子と、第１の絶縁領域
４と離間してこれより浅く設けられた第２の絶縁領域５
がらなり半導体素子間を隔てる仕切りとを備えた半導体
装置において、第１の絶縁領域４は帯状半導体領域１８
１１！ｌに突出した突起１６を有し、仕切り（第２の絶
縁領域５）は突起１６に対応して半導体素子間の直接対
向断面積を零にする位置に配置されているものである。

なお、第２の絶縁領域５には突起１７がある。

第１の絶縁領域４は、エピタキシャル層３から半導体基
板のｐ型頭域１に達する穴をあけて形成した深い溝に絶
縁物を充填した素子絶縁分離用のものであり、５は同一
絶縁領域内のメモリセルどうじの寄生効果防止用の浅い
溝を充填する第２の絶縁領域であり、６は埋込層２まで
達するｎ＋型型数散層７はメモリセルのｐ型ベース領域
、８はメモリセルのｎ型エミッタ領域であり、９は表面
の酸化膜′である。尚、電極取出し用の配線部分は説明
を簡単にするため示していない、さて、前述の寄生ｐｎ
ｐ）ランジスタ効果に関することであるが、メモリセル
の中心部では完全に絶縁分離用の第２の絶縁領域５が表
面から埋込層２の所まで達しており、寄生ｐｎｐ）ラン
ジスタ作用は生じない、又、メモリセルの端の部分では
第１．第２の絶縁領域の両方が寄生ｐｎｐ）ランジスタ
作用を押えることとなる。すなわち、隣りどうしのメモ
リセルのベース−ベース間でＳの字の様に曲りくねって
いる部分では寄生ｐｎｐ）−ランジスタ作用があるが、
実効的な寄生ｐｎｐトランジスタのｎ型ベース領域が長
いので電流増幅率は低く寄生効果としては問題が生じな
い。

本発明で浅い溝を利用する代りに厚い酸化膜でこの様な
構造で細長い帯状絶縁領域を形成しても同じ効果を有す
る。

〔発明の効果〕

以上説明したように本発明は、第１の絶縁領域の突起を
利用して半導体素子相互間の直接対向する断面積を零に
するように第２の絶縁領域を設けて仕切とすることによ
り、寄生トランジスタのベース幅を大きくすることがで
きるから寄生サイリスタ効果を実際上防止することがで
き、半導体素子間の距離を大きくすることによって寄生
サイリスタ効果を防止するわけではないから集積度を損
うこともない。

【図面の簡単な説明】

第１図（ａ＞は本発明の一実施例の主要部を示す半導体
チップの平面図、第１図（ｂ）、（ｃ）はそれぞれ第１
図（ａ）のｘ−ｘ’線断面図及びＹ−Ｙ”線断面図、第
２図（ａ）は第１の従来例の主要部を示す半導体チップ
の断面図、第２図（ｂ）は第２図（ａ＞のｘ−ｘ’線断
面図、第３図（ａ）は第２の従来例の主要部を示す半導
体チップの平面図、第３図（ｂ）は第３図（ａ）のｘ−
ｘ’線断面図、第４図は第１の従来例におけ°る問題点
を説明するための概念図、第５図は第２の従来例におけ
る問題点を説明するための概念図、第６図（ａ）は第３
の従来例の主要部を示す半導体チップの断面図、第６図
（ｂ）、（ｃ）はそれぞれ第６図（ａ＞のｘ−ｘ’線断
面図及びＹ−Ｙ’線断面図、第７図は第３図の従来例の
寄生サイリスタ効果を説明する等価回路図である。 １・・・ｐ型半導体基板、２・−・ｎ＋＋埋込層、３・
・・ｎ型エピタキシャル層、４・・・第１の絶縁領域、
５・・・第２の絶縁領域、６・・・ｎ＋型型数散層７・
・・メモリセルのｐ型ベース領域、８・・・メモリセル
のｎ型エミッタ領域、９・・・表面絶縁膜、１５・・・
厚い酸化膜、１６．１７・・・突起、１８・・・帯状半
導体領域。 −し／ 第４−回 り 榮５侶 しＩ　　　　　　　　　　　ｊ＞。 寮７Ｔ￥ＩＴ

Claims (1)

【特許請求の範囲】
1. 　半導体基板の一主面から所定深さに達する絶縁物から
   なる第１の絶縁領域で挟まれた帯状半導体領域に設けら
   れた複数の半導体素子と、前記第１の絶縁領域と離間し
   てこれより浅く設けられた第２の絶縁領域からなり前記
   半導体素子間を隔てる仕切りとを備えた半導体装置にお
   いて、前記第１の絶縁領域は前記帯状半導体領域側に突
   出した突起を有し、前記仕切りは前記突起に対応して前
   記半導体素子間の直接対向断面積を零にする位置に配置
   されていることを特徴とする半導体装置。