JPS63268210A - 積層型インダクタならびにその製造方法 - Google Patents

積層型インダクタならびにその製造方法

Info

Publication number
JPS63268210A
JPS63268210A JP10225987A JP10225987A JPS63268210A JP S63268210 A JPS63268210 A JP S63268210A JP 10225987 A JP10225987 A JP 10225987A JP 10225987 A JP10225987 A JP 10225987A JP S63268210 A JPS63268210 A JP S63268210A
Authority
JP
Japan
Prior art keywords
ferrite
conductive pattern
ferrite layer
inductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10225987A
Other languages
English (en)
Inventor
Hajime Kawamata
川又 肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10225987A priority Critical patent/JPS63268210A/ja
Publication of JPS63268210A publication Critical patent/JPS63268210A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、小型および薄型インダクタ素子として、面実
装に好適な、かつ回路基板にも内蔵可能な積層型インダ
クタおよびその製造方法に関するものである。
従来の技術 従来のインダクタは、磁芯または空芯ボビンに絶縁被覆
を有する銅線を巻線してコイルを形成する巻線型がほと
んどである。
しかし、電子量基Oi津岳づ4t+こ朗い、電子部品の
高密度実装が大いに進みそれに使われる電子部品の小型
化、チップ化が益々要求されている。
ところが、上記の巻線型インダクタでは巻線を施す必要
があるために組立上、小型化には限界があり、生産性に
゛も難点があった。
この対策として近年、フェライト焼結型の積層3 /・
−7 チップインダクタが提案され(特公昭57−39521
号公報診照)、実用化もされている。
この種のテップインダクタは確かに従来の巻線型チップ
インダクタに比べ小型にはなっているけれども、材料、
工法面でまだまだ問題があった。この製造工程の骨子を
次に述べる。
まず、フェライト粉末を含む磁性体ペーストと、Ag 
、 PdあるいはAg−Pd等の金属粉末を含む導体ペ
ーストを各々準備し、複数個の約手ターン分の導電パタ
ーン印刷層をその間にフェライト印刷層を介して螺旋状
に連続的に接続されるように形成し、導電パターンが積
層方向に螺旋状に々るような積層体を作り、これを焼成
炉に入れ脱バインダし所定の温度(1000′C近辺)
時間で焼成する。得られた積層インダクタの両端面に前
記導電パターン印刷に用いたのと同じ導電ペーストを施
し、適当々温度で焼付けて外部電極として完成するもの
であった。
発明が解決しようとする問題点 しかしながら、上記のよう々積層焼結型インダクタの構
成では、導電パターンとフェライトの印刷積層体を一体
高温焼成するためにデラミネーション(積層欠陥)を起
し易い、高温焼成のために酸化しない高価な貴金属導電
材料を使用しなければならない、さらにはペースト製造
、印刷工程、高温焼成等の製造工程が複雑であるなどの
理由から性能がばらつき易い、コストが高くなるという
問題点を有していた。
本発明は上記問題に鑑み、従来にない超薄型が可能々高
性能でかつ低コストな高密度実装に適した積層型インダ
クタを提供するものである。
問題点を解決するだめの手段 上記問題点を解決するために本発明の積層型インダクタ
は、フェライト湿式メッキ法という技術を応用してイン
ダクタ内部の磁性体部を形成するもので、すなわち、基
板上にフェライトメッキ層を介して導電パターンを形成
し、この導電パターンが積層方向に螺旋状にコイルを形
成する構成としたものである。
上記フェライト湿式メッキ法とは、基板を加熱5t\−
7 せずに100’C以下の水溶液中で多結晶質のスビイ・
ル型フェライトメッキ膜を基板に直接形成できるという
特徴をもっている。
作用 本発明は上記の構成によって、基本的には150℃以下
の低い温度でインダクタを作製できるので、基板はいず
れでも良く、形成するメッキ膜との密着性を考慮すると
表面にOH基などを有する金属酸化物、ガラスあるいは
プラスチック高分子基材等が適している。
捷だ、従来の積層フェライト焼結型インダクタではコイ
ルおよび外部電極を形成する導電材にはAg、Pdある
いはAg −Pd  等の酸化しない高価な高温用貴金
属導電ペーストを使用しなければならないが、本発明で
は150’C以下で焼付は可能な熱硬化型導電ペースト
が使える。従って、積層フェライト焼結型インダクタで
は常に心配しなければならないデラミネーション(積層
欠陥)の問題は全熱ないし、フェライトメッキ膜が緻密
で薄い均一な多結晶質膜であるために、コイル特性67
、− のばらつきも少なく、コイルのターン数もかせぐことが
できるので広い範囲の特性設計が可能となって、小体積
で、高インダクタンス値、高Q特性を有するインダクタ
が得られる。
さらに、低い温度で作れるので作業性が良く、設備も比
較的簡単で大量生産に適しているので製造コストも大幅
に低減できるという多くの効果がある。
なお、本発明の積層インダクタは、構造的にコイル部を
全面的にフェライトメッキ膜でかこっているので、磁束
が外部に漏れなくてクロストークの心配もないために高
密度実装や高周波帯域用のインダクタとしても優れ電磁
波ノイズ対策にも最適である。
実施例 以下本発明の実施例を図面を用いて説明するが、インダ
クタとは単一コイル体に限定するものではなくトランス
型のものも含むことはいうまでもない。
本発明におけるフェライトメッキ膜の生成法では、メッ
キ反応液に用いる金属塩の種類は基本的には何でも良い
が、特にフェライト生成反応が起り易い良質の膜が得ら
れる塩酸塩か硫酸塩を用いるのが好捷しい。
フェライト湿式メッキ法は、酸化剤を用いた場合は無電
解メッキ法に和尚し、陽極酸化を用いた場合は一種の電
気メツキ法である。酸化剤には酸素溶存液かNaNO2
溶液が適している。
具体的には、Fe2+イオンと他の重金属イオンを含む
反応液に、これらの金属イオンが吸着し易い水酸基(−
OH)、カルボキシル基(−COOH)等の活性彦基を
表面に有する基板に浸し、酸化剤あるいは陽極酸化によ
って基板表面に吸着したFe  イオノおよび他の重金
属イオンを酸化するとフェライト薄膜が基板表面に形成
されるのである。この吸着−酸化の過程が繰返されてフ
ェライト膜が成長するわけであるが、反応液中の金属イ
オンの種類、濃度、酸化条件1反応液のPH、温度等に
よって変化する。従って、フェライト組成や成長速度を
決めるにはこれらの最適条件を選ぶことは言う寸でもな
い。
次に螺旋状のコイルを作るには、導電材に従来から良く
知られている低温で焼付は可能な熱硬化型導電ペースト
を用いてスクリーン印刷法で導電パターンを形成すれば
良い。
上記のフェライトメッキ膜と導電パターンを交互に積み
重ねて螺旋状にコイルを形成していくには、一部マスキ
ングしてフェライトメッキしなければならないが、この
マスク材料としてはフェライトメッキに対して不活性な
溶剤可溶型のレジストが適している。
次に、図面を使って具体的に本発明の積層インダクタな
らびにその製造法を説明する。
第1図から第13図寸では本発明の一実施例の積層型イ
ンダクタの製造工程および構造を示すものである。
第1図は完成した積層型インダクタの平面図aと断面図
すである。第2図から第13図の各図のaは平面図を、
bは端面図を示す。
まず初めに第2図a、bに示すように75μ7n9へ−
7 厚のプラズマ表面処理したポリイεドフィルムよりなる
基板1の表面に、フェライト湿式メッキ法によってフェ
ライト層2を全面にメッキする。次に熱硬(IE型型代
ペースト用いて第3図a、bのように導電パターン3の
一端が端面Aにあらわれるようにスクリーン印刷によっ
て一部が欠除された枠状に形成し、150℃以下の温度
で焼付ける。
この後第4図a、bに示すように左下A角に溶剤可溶型
レジストを印刷して次工程のフェライトメッキ層5の付
与時のマスク4とする。そして第5図a、bに示すよう
にフェライト層5を0.1〜10μ〃z厚に形成してか
らマスク4を第6図a。
bに示すように溶剤で除去し、下層にあった導電パター
ン3の一部を露出させ、それと接続するようにL字型の
導電パターン6を第7図a、bのように印刷する。この
導電パターン6を焼付けた後、第4図と同様に第8図a
、bに示すようにマスク7を右上%角に印刷し、第9図
a、bに示すようにフェライトノブキ層8を重ねる。マ
スク7を第10図a、bで示すように溶剤で除去してコ
イルの1タ一ン分が形成される。第11図a、bは2タ
ーン目の始まりの導電パターン9を印刷したもので以下
順次同様にして所望ターン数まで繰返す。
第12図と第13図は最後部の製造工程である。
所望のターン数形成後、第12図に示すようにフェライ
ト層12上に前工程の導電パターン11と連続するよう
に最後の導電パターン13を印刷、焼付けしてからその
上に第13図に示すように金子が出ている両端面A、B
に導電パターンと同じ導電ペーストを塗布、焼付けて外
部端子電極15゜16を付与して積層インダクタとして
完成させる。
以上、本発明は一実施例について説明したが、本発明は
かかる構成のもののみに限定されるものでないことは勿
論のこと、本発明の範囲で多くの変形例が可能であるこ
とは自明のことである。
発明の効果 以上のように本発明によれば、フェライト湿式メッキ層
を介してコイル状導電パターンを形成し11 ・  7 た積層型インダクタを設けることにより、非常に薄いイ
ンダクタができ、巻数も比較的容易に調整し易く、イン
ダクタ特性に優れ、低価格化も図れるなどの多くの優れ
た効果を奏しうるものである。
【図面の簡単な説明】
第1図a、bは本発明の一実施例による積層インダクタ
の平面図と断面図、第2図a、bは本発明の積層インダ
クタを製造する最初の工程での平面図と側面図、第3図
a、b、第4図a、b、第5図a、b、第6図a 、 
b、第7図a 、 b、第8図a 、 b、第9図a 
、 b、第10図a、bはコイル部の1ターン目が形成
されるステップを示す平面図と側面図、第11図a、b
は2ターン目が始まる工程を示す平面図と側面図、第1
2図、第13図はコイルの所望ターン数を形成して後の
最後部の工程段階を示した平面図である。 1・・・・・・基板、2,5,8,10,12.14・
・・・・・フェライトメッキ層、3,6,9,11.1
3・・・・・・導電パターン、4,7・・・・・・浴剤
可溶型レジストマスク、15.16・・・・外部電極端
子。 第8図 (O)(b) 第12図

Claims (2)

    【特許請求の範囲】
  1. (1)基板上にフェライトメッキ層を介して導電パター
    ンを形成し、この導電パターンが積層方向に螺旋状にコ
    イルを形成してなる積層型インダクタ。
  2. (2)基板上にフェライト湿式メッキ法によりフェライ
    ト層を形成し、このフェライト層上に始端が一端面にあ
    らわれるように一部が欠除した枠状に導電パターンを印
    刷により形成し、これを150℃以下の温度で焼付けた
    後、この導電パターンの終端を含むようにマスクを施し
    てマスク部以外にフェライト層をメッキにより形成し、
    マスクを除去した後上記導電パターンの終端に連続する
    ように導電パターンを印刷し焼付ける工程を所望回数繰
    返して積層方向に螺旋状のコイルを形成し、最終工程で
    フェライト層に導電パターンの終端が上述の端面とは異
    なる端面にあらわれるように形成し、全面にフェライト
    層を形成し、上述の2つの端面に外部端子電極を形成す
    る積層インダクタの製造方法。
JP10225987A 1987-04-24 1987-04-24 積層型インダクタならびにその製造方法 Pending JPS63268210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10225987A JPS63268210A (ja) 1987-04-24 1987-04-24 積層型インダクタならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10225987A JPS63268210A (ja) 1987-04-24 1987-04-24 積層型インダクタならびにその製造方法

Publications (1)

Publication Number Publication Date
JPS63268210A true JPS63268210A (ja) 1988-11-04

Family

ID=14322594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10225987A Pending JPS63268210A (ja) 1987-04-24 1987-04-24 積層型インダクタならびにその製造方法

Country Status (1)

Country Link
JP (1) JPS63268210A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135715A (ja) * 1988-11-17 1990-05-24 Tokin Corp 積層型インダクタ
JP2011165808A (ja) * 2010-02-08 2011-08-25 Murata Mfg Co Ltd 電子部品及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154221A (ja) * 1974-11-08 1976-05-13 Hitachi Ltd Hakumakutoransu
JPS59111929A (ja) * 1982-12-15 1984-06-28 Masanori Abe フエライト膜作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154221A (ja) * 1974-11-08 1976-05-13 Hitachi Ltd Hakumakutoransu
JPS59111929A (ja) * 1982-12-15 1984-06-28 Masanori Abe フエライト膜作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135715A (ja) * 1988-11-17 1990-05-24 Tokin Corp 積層型インダクタ
JP2011165808A (ja) * 2010-02-08 2011-08-25 Murata Mfg Co Ltd 電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
JP3197022B2 (ja) ノイズサプレッサ用積層セラミック部品
US6825748B1 (en) Module and method of manufacture
JPH0135483B2 (ja)
CN101354947A (zh) 磁性元件及其制造方法
JP2004363553A (ja) 基板と積層電子部品と基板の製造方法
JPS6349890B2 (ja)
JPS63268210A (ja) 積層型インダクタならびにその製造方法
JPH04242911A (ja) 電子部品の製造方法
JP3337713B2 (ja) ノイズサブレッサ
JPS63278315A (ja) 積層型インダクタならびにその製造方法
JPS63283004A (ja) 平面インダクタならびにその製造方法
JP3297429B2 (ja) 積層チップビーズ
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
JP2003133136A (ja) 磁性部品およびその製造方法
JPS5943690Y2 (ja) 積層型トランス
JPH11329852A (ja) 複合部品およびその製造方法
JPH04276609A (ja) 電子部品
JPH08148363A (ja) 積層インダクタの製造方法
JPS6346566B2 (ja)
JPS5861609A (ja) 積層インダクタ
JPH07201574A (ja) インダクタおよびその製造方法
JP3126795B2 (ja) セラミック積層部品の製造法
JPH0572730B2 (ja)
JPH06290953A (ja) 積層インダクタおよびそのインダクタンス調整方法
JPH0362909A (ja) 中間タップ付き積層トランス