JPS63278315A - 積層型インダクタならびにその製造方法 - Google Patents

積層型インダクタならびにその製造方法

Info

Publication number
JPS63278315A
JPS63278315A JP11411487A JP11411487A JPS63278315A JP S63278315 A JPS63278315 A JP S63278315A JP 11411487 A JP11411487 A JP 11411487A JP 11411487 A JP11411487 A JP 11411487A JP S63278315 A JPS63278315 A JP S63278315A
Authority
JP
Japan
Prior art keywords
plating
ferrite
conductive
pattern
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11411487A
Other languages
English (en)
Inventor
Hajime Kawamata
川又 肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11411487A priority Critical patent/JPS63278315A/ja
Publication of JPS63278315A publication Critical patent/JPS63278315A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、小型および薄型インダクタ素子として、面実
装に好適な、かつ回路基板にも内蔵可能な積層型インダ
クタおよびその製造方法に関するものである。
従来の技術 従来のインダクタは、磁芯または空芯ボビンに絶縁被覆
を有する銅線を巻線してコイルを形成する巻線型がほと
んどである。
しかし、電子機器の軽薄短小に伴い、電子部品の高密度
実装が大いに進みそれに使われる電子部品の小型化、チ
ップ化が益々要求されている。ところが、上記の巻線型
インダクタでは巻線を施す必要があるために組立上、小
型化には限界があり。
生産性にも難点があった。
この対策として近年、フェライト焼結型の積層チップイ
ンダクタが提案され(特公昭57−39521号公報参
照)、実用化もされている。
この種のチップインダクタは確かに従来の巻線型チップ
インダクタに比べ小型にはなっているけれども、材料、
工法面でまだまだ問題があった。この製造工程の骨子を
次に述べる。
まず、フェライト粉末を含む磁性体ペーストと。
Ag 、 Pdあるいはムg −Pd等の金属粉末を含
む導体ペーストを各々準備し、複数個の約手ターン分の
導電パターン印刷層をその間に7工ライト印刷層を介し
て螺旋状に連続的に接続されるように形成し、導電パタ
ーンが積層方向に螺旋状になるような積層体を作り、こ
れを焼成炉に入れ脱バインダし所定の温度(1000℃
近辺)時間で焼成する。得られた積層インダクタの両端
面に前記導電パターン印刷に用いたのと同じ導電ペース
トを施し、適当な温度で焼付けて外部電極として完成す
るものであった。
発明が解決しようとする問題点 しかしながら、上記のような積層焼結型インダクタの構
成では、導電パターンとフェライトの印刷積層体を一体
高温焼成するためてデラミネーション(積層欠陥)を起
し易い、高温焼成のために酸化しない高価な貴金属導電
材料を使用しなければならない。さらにはペースト製造
、印刷工程。
高温焼成等の製造工程が複雑であるなどの理由から性能
がばらつき易い、コストが高くなるという問題点を有し
ていた。
本発明は上記問題に鑑み、従来にない超薄型が可能な高
性能でかつ低コストな高密度実装に適した積層型インダ
クタを提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の積層型インダクタ
は、フェライト湿式メッキ法という技術を応用してイン
ダクタ内部の磁性体部を形成するもので、基板上にフェ
ライトメッキ層を介して導電メッキパターンを形成し、
この導電メッキパターンが積層方向に螺旋状にコイルを
形成する構成としたものである。
上記フェライト湿式メッキ法とは、基板を加熱せずに1
00′C以下の水溶液中で多結晶質のスピネル型フェラ
イトメッキ膜を基板に直積形成できるという特徴をもっ
ている。
作用 本発明は上記の構成によって、基本的には100℃以下
の低い温度でインダクタを作製できるので、基板はいず
れでも良く、形成するメッキ膜との密着性を考慮すると
表面にOH基、C0OH基などを有する金属酸化物、ガ
ラスあるいはプラスチック高分子基材等が適している。
また、従来の積層フェライト焼結型インダクタでは、コ
イルおよび外部電極を形成する導電材料にはAg、 P
(1、あるいはムg −Pd等の酸化しない高価な高温
用貴金属導電ペーストを使用しなければならないが、本
発明の方法では、古くから良く知られている導体メッキ
、たとえばCu、Ni。
半田などの無電解あるいは電解メッキ層でコイル部の導
電パターンおよび外部端子電極を形成でき。
安価な導電材料と工程の簡素化によシ一層低価格化が実
現できる。
さらには積層焼結型インダクタでは常に心配しなければ
ならないデラミネーションの問題も全熱ないし、フェラ
イトメッキ膜が緻密で薄い均一な多結晶質膜であるため
に、コイル特性のばらつきモ少なく、コイルのターン数
もかせぐことができるので広い範囲の特性設計が可能と
なる。また。
積層焼結型インダクタの導電材はガラスフリットが適量
混在しているので高抵抗気味なのに対し。
本発明の導電メッキパターンは純粋の導電材で形。
成されているので低抵抗とkつてQ特性も大きく向上す
る。従って、本発明の積層メッキ型インダクタは超薄型
小体積で、高インダクタンス値、高Q特性を持っている
さらに、低い温度で作れるので作業性が良く。
設備も比較的簡単で大量生産に適しているので製造コス
トも大幅に低減できるという多くの効果がある。
なお1本発明の積層メッキ型インダクタは、構造的にコ
イル部を全面的にフェライトメッキ膜でかこっているの
で、磁束が外部に漏れなくてクロストークの心配もない
ために高密度実装や高周波帯域用のインダクタとしても
優れ電磁波ノイズ対策にも最適な部品である。
実施例 以下本発明の実施例を図面を用いて説明するが、インダ
クタとは単一コイル体に限定するものではなくトランス
型のものも含むことはいう壕でもない0 本発明におけるフェライトメッキ膜の生成法では、メッ
キ反応液に用いる金属塩の種類は基本的には何でも良い
が、特にフェライト生成反応が起り易い良質の膜が得ら
れる塩酸塩か硫酸塩を用いるのが好ましい。
フェライト湿式メッキ法は、酸化剤を用いた場合は無電
解メッキ法に相当し、陽極酸化を用いた場合は一種の電
気メツキ法である。酸化剤には酸素溶存液かN2LN0
2溶液が適している。
具体的には、Fe2+イオンと他の重金属イオンを含む
反応液に、これらの金属イオンが吸着し易い水酸基(−
on)、カルボキシル基(−COOH)等の活性な基を
表面に有する基板に浸し、酸化剤あるいは陽極酸化によ
って基板表面に吸着したFe2+イオンおよび他の重金
属イオンを酸化するとフェライト薄膜が基板表面に形成
されるのである。この吸着−酸化の過程が繰返されてフ
ェライト膜が成長するわけであるが、反応液中の金属イ
オンの種類、濃度、酸化条件9反応液のpH,温度等に
よって変化する。従って、フェライト組成や成長速度を
決めるにはこれらの最適条件を選ぶことは言うまでもな
い。
次に螺旋状のコイルを作るには、導電材に従来から良く
知られているCu、N工、半田、 At 、 Ag等の
無電解メッキ膜あるいは電解メッキ膜で導電メッキパタ
ーンを形成すれば良い。導電パターンを作るマスク材料
としては熱硬化型あるいは紫外線硬化型のレジストが好
ましい。以下で述べる導電メッキパターン形成には、あ
らかじめマスクパターンを印刷する直前にPd触媒が付
与されているものとする。
上記のフェライトメッキ膜と導電パターンを交互に積み
重ねて螺旋状にコイルを形成していくには、一部マスキ
ングしてフェライトメッキしなければならないが、この
マスク材料としてはフェライトメッキに対して不活性な
溶剤可溶型のレジストが適している。
次に、図面を使って具体的に本発明の積層インダクタな
らびにその製造方法を説明する。
第1図から第17図までは本発明の一実施例の積層型イ
ンダクタの製造工程および構造を示すものである。
第1図は完成した積層型インダクタの平面図(&)と破
線部分での断面図(b)である。第2図から第16図の
各図の(2L)は平面図を、(b)は端面図を示す。
まず初めに第2図[株])、中)に示すように75μm
厚のプラズマ表面処理したポリエステルフィルム(PE
T)よりなる基板1の表面に、フェライト湿式メッキ法
によってフェライト層2を全面にメッキする。次に、コ
イルを作るための導電メッキパターンを形成するわけで
あるが、導電メッキパターンの一端が端面Aにあられれ
かつ一部が欠除された枠状に形成できるように、あらか
じめ第3図(IL) 、 (b)に示すように紫外線硬
化型レジストを用いてマスクパターン3を印刷し、紫外
線で硬化焼付けを行って後、Cuの無電解メッキによっ
て第4図(IL) 、 (b)に示すところの導電メッ
キパターン4を形成する。この後第5図(2L) 、 
(b)に示すように左下μ角に溶剤可溶型レジストを印
刷して、次工程のフェライトメッキ層6の付与時のマス
ク5とする。そして第6図(、L’l 、 (b)に示
すようにフェライト層6を0.1〜10μm厚に形成し
てからマスク6を第7図(IL) 、 (b)に示すご
とく溶剤で除去し、下層にあった導電メッキパターン4
の一部を露出させ、それと接続するL字型の導電メッキ
パターン8を形成する前に、あらかじめ第8図(&) 
、 (b)のように紫外線硬化型レジストでマスクパタ
ーン7を印刷、焼付を行う。この後、Cuの無電解メッ
キを行って第9図(a) 、 (b)に示す導電メッキ
パターン8を付けることによってコイル部の1タ一ン分
ができあがる。
第10図(a) 、 (b)から第14図(2L) 、
 (b)まではコイルの2ターン目の始まり過程を示し
ており以下順次同様にして所望ターン数まで繰返す。
第15図と第16図は最後部の製造工程である。
所望のターン数を形成して、第15図に示すように最後
の導電パターンメッキ14によってコイルの終端が第4
図で述べたコイル始端のある端面Aとは異なる端面Bに
あらわれるように形成して後、全面にフェライト層16
をメッキする。そして第17図のように上面フェライト
層の上に紫外線硬化型レジストでマスクした後、外部電
極端子となる端面A、Bに機械的研磨かエツチングを行
ってコイル部の導電メッキパターンの始端部と終端部を
露出させてから、その上にCuの無電解メッキで第1図
(2L) 、 (b)に示すように外部端子電極17゜
18を付与して積層インダクタとし−て完成させる。
以上、本発明は一実施例について説明したが、本発明は
かかる構成のもののみに限定されるものでないことは勿
論のこと、本発明の範囲で多くの変形例が可能であるこ
とは自明のことである。
発明の効果 以上のように本発明によれば、フェライト湿式メッキ層
を介してコイル状導電メッキパターンを形成した積層型
インダクタを設けることにより、非常に薄いインダクタ
ができ、ターン数も比較的容易に調整し易く、インダク
タンス特性やQ特性に優れ、低価格化も図れるなどの多
くの優れた効果を奏しうるものである。
【図面の簡単な説明】
第1図(2L) 、 (b)は本発明の一実施例による
積層インダクタの平面図と断面図、第2図(2L) 、
Φ)は本発明の積層インダクタを製造する最初の工程の
平面図と側面図、第3図、第4図、第5図、第6図。 第7図、第8図、第9図の各図(IL) 、 (b)は
コイル部の1ターン目が形成されるステップを示し、第
10図(IIL) 、 (b)から第14図(IL) 
、 (b)までは2ターン目が始まる工程を示す平面図
と側面図、第15図。 第16図、第17図はコイルの所望ターン数を形成して
後の最後部の工程段階を示した平面図である。 1・・・・・・基板、2.6 、10.15・・・・・
・フェライトメッキ層、4,8,12.14・・・・・
・導電メッキパターン、3,7,11.13.16・・
・・・・紫外線硬化型レジストマスク、6.9・・・・
・・溶剤回答型レジストマスク、17.18・・・・・
・外部電極端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第8
図      第12図 第15図 第16図

Claims (2)

    【特許請求の範囲】
  1. (1)基板上にフェライトメッキ層を介して導電メッキ
    パターンを形成し、この導電メッキパターンが積層方向
    に螺旋状にコイルを形成してなる積層型インダクタ。
  2. (2)基板上にフェライト湿式メッキ法によりフェライ
    ト層を形成し、このフェライト層上に始端が一端面にあ
    らわれるように一部が欠除した枠状に導電パターンをメ
    ッキにより形成し、この導電メッキパターンの終端を含
    むようにマスクを施してマスク部以外にフェライト層を
    メッキにより形成し、マスクを除去した後上記導電メッ
    キパターンの終端に連続するように導電パターンをメッ
    キする工程を所望回数繰返して積層方向に螺旋状のコイ
    ルを形成し、最終工程でフェライト層に導電メッキパタ
    ーンの終端が上述の端面とは異なる端面にあらわれるよ
    うに形成し、全面にフェライト層を形成し、上述の2つ
    の端面に外部端子電極を形成する積層型インダクタの製
    造方法。
JP11411487A 1987-05-11 1987-05-11 積層型インダクタならびにその製造方法 Pending JPS63278315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11411487A JPS63278315A (ja) 1987-05-11 1987-05-11 積層型インダクタならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11411487A JPS63278315A (ja) 1987-05-11 1987-05-11 積層型インダクタならびにその製造方法

Publications (1)

Publication Number Publication Date
JPS63278315A true JPS63278315A (ja) 1988-11-16

Family

ID=14629480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11411487A Pending JPS63278315A (ja) 1987-05-11 1987-05-11 積層型インダクタならびにその製造方法

Country Status (1)

Country Link
JP (1) JPS63278315A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159208A (ja) * 1989-11-17 1991-07-09 Tdk Corp フェライト基材上の導電路とその形成法
JP2013236062A (ja) * 2012-05-08 2013-11-21 Samsung Electro-Mechanics Co Ltd コイル部品製造方法及びコイル部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159208A (ja) * 1989-11-17 1991-07-09 Tdk Corp フェライト基材上の導電路とその形成法
JP2013236062A (ja) * 2012-05-08 2013-11-21 Samsung Electro-Mechanics Co Ltd コイル部品製造方法及びコイル部品

Similar Documents

Publication Publication Date Title
CN105097187B (zh) 片式电子组件及用来安装该片式电子组件的板
JP5280500B2 (ja) 巻線型インダクタ
EP0982742B1 (en) Module and method of manufacture
JP2007324555A (ja) 積層インダクタ
KR20170133140A (ko) 코일 전자 부품 및 그 제조방법
KR101832554B1 (ko) 칩 전자부품 및 그 제조방법
JPH0135483B2 (ja)
JP3000579B2 (ja) チップコイルの製造方法
CN101354947A (zh) 磁性元件及其制造方法
JP2004363553A (ja) 基板と積層電子部品と基板の製造方法
JPS5848410A (ja) チップ型インダクタの製造方法
JPS63278315A (ja) 積層型インダクタならびにその製造方法
JPH04242911A (ja) 電子部品の製造方法
JP2002222712A (ja) Lc複合素子
JP3337713B2 (ja) ノイズサブレッサ
JPH11176685A (ja) インダクタンス素子の製造方法
JPS63268210A (ja) 積層型インダクタならびにその製造方法
JPS63283004A (ja) 平面インダクタならびにその製造方法
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
JP2003133136A (ja) 磁性部品およびその製造方法
JP2000223315A (ja) 積層チップコイル部品
JPH07176430A (ja) 積層インダクタとその製造方法
JPH02256214A (ja) チップインダクタおよびその製造方法
JP3126795B2 (ja) セラミック積層部品の製造法
JPH07201574A (ja) インダクタおよびその製造方法