JPS63266863A - 半導体抵抗体 - Google Patents

半導体抵抗体

Info

Publication number
JPS63266863A
JPS63266863A JP10146087A JP10146087A JPS63266863A JP S63266863 A JPS63266863 A JP S63266863A JP 10146087 A JP10146087 A JP 10146087A JP 10146087 A JP10146087 A JP 10146087A JP S63266863 A JPS63266863 A JP S63266863A
Authority
JP
Japan
Prior art keywords
impurity
semiconductor
resistor
junction
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10146087A
Other languages
English (en)
Inventor
Yasuki Nakano
安紀 中野
Susumu Murakami
進 村上
Teruyuki Kagami
鏡味 照行
Yoshitaka Sugawara
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10146087A priority Critical patent/JPS63266863A/ja
Publication of JPS63266863A publication Critical patent/JPS63266863A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半纏体のpra合を利用した抵抗層がチップ
内に菜種化されている半導体呆積回路装置に係り、特に
高シート抵抗で高不純物濃度を有しており、抵抗値の電
圧依存性を極めて小さくできる半導体抵抗体に関する。
〔従来の技術〕
従来の半導体抵抗体は、41’lJl@61−9556
2号公報に記載のように、半導体基体主面上に形成した
半導体多結晶膜のマスクを通して、半導体基体表面に不
純物イオン打込みを行ない、その後、この不純物を拡散
させて高抵抗領域とすることkよつ【形成されていた。
第2図(a)は、従来方法で得られた半導体抵抗体の断
面図、82図(b)は、第2図(&)におけるB −B
’切断部にそった不純物濃度プロファイルを示f。第2
図(、)において、nを半導体基板11はその一主辰面
側にp型拡散層15を有し、前記p誠拡散層15の両端
部には電極取出しのためのp製高員度拡散層16が形成
されている。
nW半導体基板11の前記主表面上には、p型窩濃度拡
散層16の部分が露出するようにシリコン酸化膜12お
よびPSG膜13が積層形成され、p製置濃度拡散層1
6の前記露出部分にはそれぞれ電極14が導電接続され
る。
また第2図(b)のブロア1イルから判るよりに、従来
例においては、PM拡散層15の不純物濃度は、n型半
導体基板11f)表面がら遠ざがJlJXn型半導体基
板11に近づくにつれてゆるやかに減少する濃度分布を
とる。すなわち、jI2図(、)の構成では、そのpn
接合近傍は傾斜接合に近いものとなる。
このよりな構成では、前記pn接合によって区画された
抵抗素子(すなわち、p型拡散層領域15)にバイアス
を印加したとき、逆バイアスされたpn接合のp側部分
に空間電荷層が広範囲に拡がるので、抵抗素子の断面積
が変動し、抵抗値の電圧変動率が大きくなる欠点な生じ
る。
〔発明が解決しようとする問題点〕
一般に、集積回路の抵抗体、特に高シート抵抗の抵抗体
についての問題は、前述のような抵抗値の好ましくない
変化である。このような抵抗値変化は、抵抗体を形成す
る導電形の領域と半導体基板との間のp接合に実効的に
加わる電圧によって′生じる空間電荷層が原因とされて
いる。
上記のような抵抗値の電圧依存W)14に精密な高抵抗
値を有する抵抗体を必要とする半導体集積回路では、電
圧変動にともなう抵抗値の変動が回路動作を著しく劣化
させるという問題があった。
本発明の目的は、シート抵抗を下げること彦〈抵抗値の
電圧依存性を改善することにある。
〔問題点を解決するための手段〕
本発明による上記目的は、抵抗体となる拡散層を半導体
基体と形成する際に、前記拡散層および半導体基体間に
形成される接合付近において、前記半導体基体に含まれ
る導電型の不純物機度を半導体基体の他の部分よりも高
くすることにより達成される。
より具体的には、本発明は、抵抗体を形成するためにp
m及びn盤の2種の不純物イオンを打込み、その際、抵
抗体となる拡散層と基板との間にできるpnJi1合近
傍の抵抗体の拡散層の不純物を反対導電型の不純物で補
償することにより、pn接合の濃度勾配を急峻にし、逆
バイアス印加時に抵抗体の拡散層に拡がる空間電荷層の
発生を抑制するものである。
〔作 用〕
本発明によると、抵抗体の不純物濃度分布は、pn接合
近傍で急峻となり、抵抗体に逆バイアスを印加した場合
の空間電荷層の拡がシおよび抵抗値変化を抑制するより
にはたらく。したがって、半導体集積回路中に用いた抵
抗体は、印加電圧に変動を生じても、回路動作を劣化さ
せることなく動作することができる。
〔実施例〕
以下、本発明の第1実施例を第1図により説明する。第
1図(、)は、本発明の第1実施例の断面図、第1図(
b)は、第1図(、)に3けるA −A’切断部にそっ
た不純物濃度プロファイルである。
1は半導体基体で、その主表面に表面で不純物濃度が高
< pn接合近傍のプロファイルを急峻としたp型拡散
層5、電極とのコンタクト抵抗を低減するために設けた
不純物濃度の高いp展高濃度拡散層6を有し【いる。4
はpm高濃度拡散層6と接触し【いる電極、2はシリコ
ン酸化膜、3はPSGIII 、 St、N、膜等の如
き絶縁膜である。
第3図は、第1図(b)に示した本実施例の抵抗体の不
純物濃度プロファイルを、注入イオン別にグロツトした
ものである。
本発明の半導体抵抗体は、第2図(b)に示したような
、比較的傾斜の緩やかな接合となる不純物濃度プロファ
イルを、第1図(b)や第3図に示し九急傾斜の接合に
変形させることによって、電圧依存性を改善したもので
ある。
本発明の半導体抵抗体の製法を、以下に説明する。抵抗
体となるpm不純物拡散領域5の形成は、抵抗値を決定
するイオン打込み工程を、半導体基板1に対して2度行
なうことにより達成される。
なお、第3図において、符号103は半導体基板1の不
純物濃度を示すものである。
第1のイオン打込みとして、第3図に符号101で示し
た不純物濃度プロファイルとなるように、例えばひ素の
打込み及びドライブインを行なう。
つづけて第2イオン打込みとして、第1イオン打込みと
逆導電型の不純物イオン−例えばボロンを、符号102
で示した不純物濃度プロファイルとなるように打込み、
ドライブインする。
このとき、ひ素とボロンのpn接合近傍での不純物濃度
勾配なるべく等しくシ、それらの差を零に接近させる必
要がある。これにより、トータルの不純物濃度分布は、
第3図に符号iooで示すように、急峻な階段接合に近
い分布を得ることができる。
このような実質上階段接合とすることにより、逆バイア
ス印加時に、四接合近傍でp領域側に拡がって抵抗領域
の断面積を小さくする、空間電荷層の発生を抑制するこ
とができるため、良好な、換言すれば/J%さな電圧依
存性の半導体抵抗体を得ることができる。
第4図は、上記災流側を適用した抵抗体の抵抗値の電圧
依存性を、従来例と対比して示したものである。四接合
近傍の不純物濃度勾配は、前記実施例においては、例え
ば5 X 10” atoms−副−4であり、従来例
のI X 10”atoms acIn−’に比べて約
5倍増大する。
このときの抵抗値の変化の割合は、印加電圧が50Vの
とき、従来の69%から22Xと約47%改善されたこ
とが、第4図のグラフかられかる。
本発明では、上述の実施例での効果に加えて、温度依存
性を低減させることが可能である。これは、p縁台の深
さを浅くして半導体の断面積を小さくできることにより
、シート抵抗の値を低下させることなく、抵抗体部分の
不純物濃度を高く設定できることによる。
なお、良く知られ【いるように、半導体抵抗体の抵抗値
の温度依存性(抵抗温度係数)は不純物濃度が低いほど
大きく、不純物濃度が高いほど小さいものである。
更に、上述の如< pJ合の深さを浅くできることによ
り、最大不純物濃度が同じであっても、本実施例の半導
体抵抗体のシート抵抗は、従来のそれよりも高くするこ
とができる。これにより、半導体基板上に占める抵抗体
の面積を従来より縮小することができ、集積度をあげる
ことができる。
第5図(、)及至(f)は、本発明による半導体抵抗体
の製造工程説明図であシ、次にこれ等の図を参照しりつ
その工程について説明する。
まず、通常の熱処理によ?)、nfIi半導体基板1の
全面にシリコン酸化膜を成長させ、フォトリングラフィ
によって、作成しようとしている半導体抵抗体の電極取
出(コンタクト)部に開口を形成する。
そしズ、前記シリコン酸化膜をマスクとし、前記開口を
通して例えばボロンeデボジシ響ンにより、高濃度のp
型不純物をドーピングし、ドライブインすることによっ
て、第5図(、)に示したpWi高濃度拡散層6を形成
する。
□つぎに、前記開口を再びシリコン酸化膜2で覆った後
、前記シリコン酸化膜2に通常のフォト・リングラフィ
を適用してバターニングを行ない、抵抗体形成用開口部
2人を形成する。
その後、前記シリコン酸化膜2をマスクとして、nfi
M不純物であるひ素、またはアンチモンまたはリンイオ
ンのうちの少くとも一種、例えばひ素イオンを、前記開
口2人を通してn型シリコン基板1にイオン注入し、n
lL拡散層7を形成する〔第5図(、) )。
この場合のドーズ量は、好ましくは1018〜1011
’tOIn@ *〆*−例えば6 X 10”atom
s mcm−”である。
前述のようにしてイオンを注入した後、全体を加熱して
注入イオンを拡散する〔第5図(b) ) 0この後つ
づけて、前記注入イオンと逆導電型の不純物イオン、例
えばボロンイオンを、同じシリコン酸化膜2をマスクと
して、開口2人から半導体基板10表面にイオン注入し
、nl1ll拡散層7に重ねて、高論度のp屋拡散層5
人を形成する〔第5図(o) )。
この場合のドーズ量は、好ましくは 101018at
o *cm−” 〜10 ” atoms actR−
”−例えば4.5X10”墨atoma・an−”であ
る。
その後、ボロンイオンを熱処理によって拡散し、抵抗体
領域5を形成すると共に、前記開口2人の半導体基板露
出面にシリコン酸化膜2Eを形成する。この処理により
、前記工m (b)および(C)で形成したnff1拡
散層7の大部分はpWiに反転する。な訃、このときの
四トータルの表面不純物淡度は、I X 10”ato
ms*の一1以上となるように形成されるのが望ましい
つづいて、例えば化学気相成長法を適用して、シリコン
酸化$2.2Bの上面にリン硅酸ガラス(PSG)層3
を、例え社厚さ1000〜20000人に成長させる。
その後、例えば、通常のフォト巻リソグラフィ 。
でリン硅酸ガラス層3のバターニングを行なって電極コ
ンタクト窓2Bを形成してから〔第5図(・)〕例えば
蒸着法を適用し、アルミニウムの蒸着を行なってアルミ
ニウム層を形成する。
最後に、例えに1通常のフォト・リングラフィを適用し
て前記アルミニウム層のバターニングを行ない、電極4
を形成すると、第1図(a)に示したようガ半導体抵抗
体が完成する。
上記実施例では、p凰不純物を補償するためのn型不純
物として、ひ素を用いた例について説明したが、その代
シにリンを用いる場合は、所定の箇所に、第5図(c)
の工程で、例えば5 X 10”atoms *cm−
”のドーズ蓋でリンイオンを注入し、続けて上述と同じ
ようにボロンを注入しても、同様の結果を得ることがで
きる。
なお、以上で1、イオン注入法によって拡散層を形成す
る例について述べたが、前記拡散層の形成は熱拡散やエ
ピタキシャル生長によっても実施することができる。
〔発明の効果〕
本発明によれば、抵抗坏領域の境界でおるp祿合近傍の
不純智a就分布な急岐にできる。具体的には、従来例に
あ・いては、たかだがlXl0”atoms−am−’
でめったものが、本発明の実施例では5 X 102”
atoma men−’と約5倍の濃度勾配を得ること
ができた。
これにより、前記pn接合にバイアスを5v印加したと
きの抵抗値と、10vのバイアスを印加したときの抵抗
値のパーセント変化は、従来法で69Nであったものを
、本発明では22Nと約−倍に向上させることができた
史に不発明では、濃度勾配を大きくしたことによυ、抵
抗体領域のpn接合の深さを、例えば従来の0.6.a
mから0.4μmまで浅くすることができたので、抵抗
体領域のシート抵抗値を、例えば従来法で1kQ/口で
あったものを、1.2にΩ/[3度まで高めることを可
能にした。これにより、半導体基板上に占める抵抗体領
域の面積は、従来の約80XK縮小することができた。
更に、本発明では、抵抗伸頂域のpn接合の深さを浅く
したことにょシ、p型不純物濃度のピーク濃度な爾く設
定できるため、温度による抵抗値の変動を抑制できるよ
うになる。例えば、本発明では、約0.25%/y)抵
抗温度係数が得られた。
【図面の簡単な説明】
第1図(、)は本発明の一笑流側の半導体抵抗体の断面
図、第1図(b)は第1図(、)に示す抵抗体のA −
A′力方向不純物濃度分布を示す図、第2図(、)は従
来の半導体抵抗体のvfr面図、第2図(b)は第2図
(→の抵抗体のB −B’力方向不純物濃度分布を示す
図、亀3図は第1図(b)について、その不純物イオン
ごとの濃度分布を追加した図、第4図は本発明による半
導体抵抗体の抵抗値の電圧依存性を従来例と比較して示
す図、第5図は第1図に示す実施例を製作する一方法の
工程を示す図である。 l・・・nN1半導体基板、2・・・ンリコン酸化膜、
2人・・・抵抗体形成用開口部、3・・・PSG膜、4
・・・電極、5・・・p型拡散層、6・・・p型窩濃度
拡散層、7・・・nfi拡散層

Claims (3)

    【特許請求の範囲】
  1. (1)第1導電型の半導体基板の表面に第2導電型の第
    1の半導体層が選択的に形成され、第1の半導体層より
    低シート抵抗の第2導電量の第2の半導体層が、前記第
    1の半導体層に接して少なくとも2箇所以上選択的に形
    成され、上記半導体基板、第1の半導体層、第2の半導
    体層の表面に絶縁膜が形成されており、第2の半導体層
    の一部は絶縁物のない開口部を有し、その開口部に電極
    が形成されている半導体抵抗体において、 第1の半導体層および半導体基板の間に形成されるpn
    接合およびその近傍における、第1導電型の不純物濃度
    が、半導体基板の他の領域における第1導電型の不純物
    濃度よりも大であることを特徴とする半導体抵抗体。
  2. (2)前記pn接合およびその近傍における、第1導電
    型の不純物損度の増大は、この部分に第1導電量の不純
    物を付加的に注入することによつて形成されたことを特
    徴とする前記特許請求範囲第1項記載の半導体抵抗体。
  3. (3)不純物の付加的な注入は、イオン打込みによつて
    行なわれることを特徴とする前記特許請求範囲第2項記
    載の半導体抵抗体。
JP10146087A 1987-04-24 1987-04-24 半導体抵抗体 Pending JPS63266863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10146087A JPS63266863A (ja) 1987-04-24 1987-04-24 半導体抵抗体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10146087A JPS63266863A (ja) 1987-04-24 1987-04-24 半導体抵抗体

Publications (1)

Publication Number Publication Date
JPS63266863A true JPS63266863A (ja) 1988-11-02

Family

ID=14301313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10146087A Pending JPS63266863A (ja) 1987-04-24 1987-04-24 半導体抵抗体

Country Status (1)

Country Link
JP (1) JPS63266863A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018111137A1 (ru) * 2016-12-14 2018-06-21 Общество С Ограниченной Ответственностью "Тонкопленочные Технологии" Полупроводниковый резистор

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018111137A1 (ru) * 2016-12-14 2018-06-21 Общество С Ограниченной Ответственностью "Тонкопленочные Технологии" Полупроводниковый резистор

Similar Documents

Publication Publication Date Title
US4242691A (en) MOS Semiconductor device
EP0244366B1 (en) Self-aligned process for fabricating small size dmos cells and mos devices obtained by means of said process
US4908681A (en) Insulated gate field effect transistor with buried layer
JP3847810B2 (ja) メサ分離soiトランジスタの製造方法
US5323057A (en) Lateral bipolar transistor with insulating trenches
US4104784A (en) Manufacturing a low voltage n-channel MOSFET device
JPS6322070B2 (ja)
JPH0332234B2 (ja)
US4205330A (en) Method of manufacturing a low voltage n-channel MOSFET device
JP3489602B2 (ja) 半導体装置およびその製造方法
US4987459A (en) Variable capacitance diode element having wide capacitance variation range
JPS6254961A (ja) Dmosトランジスタのスレツシユホ−ルド電圧をシフトさせる方法
JPS63266863A (ja) 半導体抵抗体
JPS63312674A (ja) 薄膜半導体装置
JPH01268172A (ja) 半導体装置
JPS62229880A (ja) 半導体装置及びその製造方法
JPH0568108B2 (ja)
JPS6237548B2 (ja)
CN109087950A (zh) 一种晶体管及其制作方法
JPH0496275A (ja) Mos型半導体装置
JPS60261171A (ja) Mosトランジスタ
EP0367293B1 (en) Methods of fabricating semiconductor devices having a bipolar transistor
KR100245809B1 (ko) 플레이너형 트라이악(triac) 소자 및 그의 제조방법
JP2729870B2 (ja) 可変容量ダイオードとその製造方法
KR100231890B1 (ko) 플레이너형 트라이악 소자 및 그의 제조방법