JPS63263922A - デルタ変調デコーダ - Google Patents
デルタ変調デコーダInfo
- Publication number
- JPS63263922A JPS63263922A JP62099096A JP9909687A JPS63263922A JP S63263922 A JPS63263922 A JP S63263922A JP 62099096 A JP62099096 A JP 62099096A JP 9909687 A JP9909687 A JP 9909687A JP S63263922 A JPS63263922 A JP S63263922A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- signal
- decoder
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は信号変調・復調装置に関するものである。
口、従来技術
従来、効率的に音声情報の圧縮を行うことによって多く
の音声情報を記録するため、１つの音声信号の情報に対
し、最低限の１ビツトでサンブリングするＤＭ （Ｄｅ
ｌｔａ Ｍｏｄｕｌａｔｉｏｎ）方式：デルタ変調方式
が知られている。このＤＭ方式は、次の音声信号値が現
在の音声信号値よりも高いが低いかを判定し、高ければ
“ｌ”、低ければ“０”と音声信号の符号化（エンコー
ド）を行うものである。
の音声情報を記録するため、１つの音声信号の情報に対
し、最低限の１ビツトでサンブリングするＤＭ （Ｄｅ
ｌｔａ Ｍｏｄｕｌａｔｉｏｎ）方式：デルタ変調方式
が知られている。このＤＭ方式は、次の音声信号値が現
在の音声信号値よりも高いが低いかを判定し、高ければ
“ｌ”、低ければ“０”と音声信号の符号化（エンコー
ド）を行うものである。
第７図には、ＤＭ方式によるエンコーダの原理を示して
いるが、入力値と予測値の大小関係を比較することによ
ってエンコードしている。このため、入力が“０”とな
った場合においても、２値パルス（ｂｉｎａｒｙ ｐｕ
ｌｓｅｓ ）としてＶ、−Ｖ、ｖｌ−■・・・・・・・
・・といったバノ、レスが得られることになる。
いるが、入力値と予測値の大小関係を比較することによ
ってエンコードしている。このため、入力が“０”とな
った場合においても、２値パルス（ｂｉｎａｒｙ ｐｕ
ｌｓｅｓ ）としてＶ、−Ｖ、ｖｌ−■・・・・・・・
・・といったバノ、レスが得られることになる。
即ち、１ビット符号化であるために、信号が変化しない
状態では符号の割り当てを行っていないので、■か−■
のいずれかのデルタ値を必ずとるようになっている。
状態では符号の割り当てを行っていないので、■か−■
のいずれかのデルタ値を必ずとるようになっている。
従って、こうした信号を用いて、第８図のデコーダによ
って復調すると、音声信号が変化していないにも拘わら
ず、出力には第９図の如くにグラニュラ−雑音と称され
る歪みが発生してしまう。
って復調すると、音声信号が変化していないにも拘わら
ず、出力には第９図の如くにグラニュラ−雑音と称され
る歪みが発生してしまう。
このような雑音は、通常、外部のロー・バス・フィルタ
若しくはバンド・パス・フィルタによって取除かれるが
、サンプリング速度を例えば１６ＫＢＰＳ、８ＫＢＰＳ
とすると、その２の周波数である８ＫＨｚ、４Ｋｔ（ｚ
が雑音周波数となるので、急しゅんな特性のフィルタが
必要となる。
若しくはバンド・パス・フィルタによって取除かれるが
、サンプリング速度を例えば１６ＫＢＰＳ、８ＫＢＰＳ
とすると、その２の周波数である８ＫＨｚ、４Ｋｔ（ｚ
が雑音周波数となるので、急しゅんな特性のフィルタが
必要となる。
ハ０発明の目的
本発明の目的は、フィルタに対して特別な要求を課する
ことなしに雑音を効果的に除去若しくは減少させること
ができる信号変調・復調装置を提供することにある。
ことなしに雑音を効果的に除去若しくは減少させること
ができる信号変調・復調装置を提供することにある。
二９発明の構成
即ち、本発明は、デルタ変調方式によってエンコードさ
れた信号をデコーダで復調するように構成された信号変
調・復調装置において、前記信号のデコード時に、先の
（特に１つ先の）データと前の（特に１つ前の）データ
とを比較し、これら両データが等しいときには前の出力
をそのまま保持するように構成されたことを特徴とする
信号変調・復調装置に係るものである。
れた信号をデコーダで復調するように構成された信号変
調・復調装置において、前記信号のデコード時に、先の
（特に１つ先の）データと前の（特に１つ前の）データ
とを比較し、これら両データが等しいときには前の出力
をそのまま保持するように構成されたことを特徴とする
信号変調・復調装置に係るものである。
ホ、実施例
以下、本発明の詳細な説明する。
第１図は、本実施例によるＤＭデコーダを示している。
本実施例においては、音声入力のエンコードは第７図に
示した従来方式と同様に行われるが、デコード時には、
第１図に示す構成のデコーダが用いられる。即ち、この
ＤＭデコーダは、エンコーダからの２値パルス入力を２
−１によって１ステップ遅れ要素として次の入力と共に
ＥＸＮＯＲ（エクスクル−シブノア）回路に入れ、この
ＥＸＮＯＲの出力によって積分器の出力を制御している
。
示した従来方式と同様に行われるが、デコード時には、
第１図に示す構成のデコーダが用いられる。即ち、この
ＤＭデコーダは、エンコーダからの２値パルス入力を２
−１によって１ステップ遅れ要素として次の入力と共に
ＥＸＮＯＲ（エクスクル−シブノア）回路に入れ、この
ＥＸＮＯＲの出力によって積分器の出力を制御している
。
具体的に述べると、入力データの１つ先を読み出しく若
しくはデータに対して１回遅らせてデコードする）、第
２図の如く、１つ先のデータ（＞（ｔｌ１）に相当）の
値と１つ前のデータ１（ｔ−１）に相当）の値とが再び
値を等しくする場合には、出力１ ｆｔ＋は演算されず
に若しくは１つ前のまま保持されるようにしている。つ
まり、ｔの時点で、ゾ（ｔ ＋ １）の値と２（ｔ −
１）の値とが等しいときには、例えば破線で示すように
％ （ｔ −１）をそのまま保持する。これは、入力が
変化しないときに（即ち％（ｔ ＋、１）’ ＝ ：／
（ｔ −１） ）非常に有効であり、既述した如きグラ
ニュラ−雑音を効果的に除去することができる。
しくはデータに対して１回遅らせてデコードする）、第
２図の如く、１つ先のデータ（＞（ｔｌ１）に相当）の
値と１つ前のデータ１（ｔ−１）に相当）の値とが再び
値を等しくする場合には、出力１ ｆｔ＋は演算されず
に若しくは１つ前のまま保持されるようにしている。つ
まり、ｔの時点で、ゾ（ｔ ＋ １）の値と２（ｔ −
１）の値とが等しいときには、例えば破線で示すように
％ （ｔ −１）をそのまま保持する。これは、入力が
変化しないときに（即ち％（ｔ ＋、１）’ ＝ ：／
（ｔ −１） ）非常に有効であり、既述した如きグラ
ニュラ−雑音を効果的に除去することができる。
こうした制御を行うには、上記のＥＸＮＯＲに対し、第
２図に示す論理表に基づく動作を行わせる。即ち、ｔの
時点で、１つ先のデータへは−Ｖ→Ｖへの立上り（“１
”）、１つ前のデータからはＶ−−Ｖへの立下り（“０
”）となるから、ＥＸＮＯＲへは（１０）が入力され、
出力は“０”となる。従って、出力′ｊ（ｔｌは演算さ
れず、／（ｔ−１）のまま出力されることになる。他方
、入力が変化した場合（例えば増大する場合）は、上記
のＥＸＮＯＲへの入力は（１１）となるから、出力は“
１”となり１．％ （ｔｌは従来通り演算される。
２図に示す論理表に基づく動作を行わせる。即ち、ｔの
時点で、１つ先のデータへは−Ｖ→Ｖへの立上り（“１
”）、１つ前のデータからはＶ−−Ｖへの立下り（“０
”）となるから、ＥＸＮＯＲへは（１０）が入力され、
出力は“０”となる。従って、出力′ｊ（ｔｌは演算さ
れず、／（ｔ−１）のまま出力されることになる。他方
、入力が変化した場合（例えば増大する場合）は、上記
のＥＸＮＯＲへの入力は（１１）となるから、出力は“
１”となり１．％ （ｔｌは従来通り演算される。
第３図には、従来例に比べ、本発明に基づく場合には、
音声人カス（ｔ）が変化しないときにグラニュラ−雑音
がなくなり、はぼ一定した出カフ （ｔ）が得られると
いう結果が示されている。第４図は更に、第３図に比べ
て２倍オーバーサンプリングしたときの結果を示すが、
本発明による効果を一層発揮させることができる。
音声人カス（ｔ）が変化しないときにグラニュラ−雑音
がなくなり、はぼ一定した出カフ （ｔ）が得られると
いう結果が示されている。第４図は更に、第３図に比べ
て２倍オーバーサンプリングしたときの結果を示すが、
本発明による効果を一層発揮させることができる。
第５図は、第１図を更に具体化した回路系を例示するも
のである。図中、ＤＦＦはＤタイプのフリップフロップ
、ＡＤＤＥＲは加算器、Ｒｅｇはレジスタ、Ｄ／ＡはＤ
Ａコンバータ、ＬＰＦはロウパスフィルタ、ｆｍはマス
ター周波数、ｆｓはサンプリング周波数である。第６図
には、第５図の回路動作をまとめて示しているが、２倍
オーバーサンプリングするｊｓ ＜即ち、ｊｓ＝ｈｆ
ｍ）を使用している。
のである。図中、ＤＦＦはＤタイプのフリップフロップ
、ＡＤＤＥＲは加算器、Ｒｅｇはレジスタ、Ｄ／ＡはＤ
Ａコンバータ、ＬＰＦはロウパスフィルタ、ｆｍはマス
ター周波数、ｆｓはサンプリング周波数である。第６図
には、第５図の回路動作をまとめて示しているが、２倍
オーバーサンプリングするｊｓ ＜即ち、ｊｓ＝ｈｆ
ｍ）を使用している。
なお、上記したＤＭ変調・復調装置は、特に、搬送波阻
止伝送（Ｃａｒｒｉｅｒ ５ｕｐｐｒｅｓｓｉｏｎ ）
に際して有用なものである。
止伝送（Ｃａｒｒｉｅｒ ５ｕｐｐｒｅｓｓｉｏｎ ）
に際して有用なものである。
以上に説明したように、本実施例の装置は、グラニュラ
−雑音を減少若しくは無くし、良質の出力を安定して得
ることができるものであるから、外付けのフィルタとし
て特別の性能を有しないものも使用できる。また、音声
入力がない或いは変化しない場合だけでなく、有音時で
もサンプリング周波数の２周波数底分の雑音を低減させ
ることもできる。
−雑音を減少若しくは無くし、良質の出力を安定して得
ることができるものであるから、外付けのフィルタとし
て特別の性能を有しないものも使用できる。また、音声
入力がない或いは変化しない場合だけでなく、有音時で
もサンプリング周波数の２周波数底分の雑音を低減させ
ることもできる。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基づいて更に変形が可能である。
思想に基づいて更に変形が可能である。
例えば、上述のデコーダの構成、回路要素の種類等は種
々変えることができる。また、ＤＭ変調は、ＡＤＭ （
＾ｄａｐｔｉｖｅ Ｄｅｌｔａ Ｍｏｄｕｌａｔｉｏｎ
）やＡＤＰＣＭ （八ｄａｐｔｉｖｅ Ｐｕ１ｓ
ｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ） を含む
ものとする。また、サンプリング周波数も様々に変えて
よい。
々変えることができる。また、ＤＭ変調は、ＡＤＭ （
＾ｄａｐｔｉｖｅ Ｄｅｌｔａ Ｍｏｄｕｌａｔｉｏｎ
）やＡＤＰＣＭ （八ｄａｐｔｉｖｅ Ｐｕ１ｓ
ｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ） を含む
ものとする。また、サンプリング周波数も様々に変えて
よい。
へ１発明の作用効果
本発明は上述の如く、エンコードされた信号のデコード
時に、前後のデータを比較してこれらが等しいときには
前の出力をそのまま保持しているので、入力が変化しな
いときにグラニュラ−雑音等を特別なフィルタなしでも
効果的に除去若しくは減少させることができる。
時に、前後のデータを比較してこれらが等しいときには
前の出力をそのまま保持しているので、入力が変化しな
いときにグラニュラ−雑音等を特別なフィルタなしでも
効果的に除去若しくは減少させることができる。
第１図〜第６図は本発明の実施例を示すものであって、
第１図はＤＭデコーダの概略ブロック図、第２図はデコ
ーダ出力の波形図とＥＸＮＯＲの論理表、 第３図は出力の状況を示すグラフ、 第４図はオーバーサンプリング時の出力の状況を示すグ
ラフ、 第５図は具体的なりＭデコーダのブロック図、第６図は
第５図のデコーダの各信号値をまとめて示す表 である。 第７図〜第９図は従来例を示すものであって、第７図は
ＤＭエンコーダの概略ブロック図、第８図はＤＭデコー
タの概略プロ・ツク図、第９図はグラニュラ−雑音を示
す波形図である。 なお、図面に示す符号において、 ＤＦＦ・・・・・・・・・ＤタイプフリップフロップＡ
ＤＤＥＲ・・・・・・・・・加算器 Ｒｅｇ・・・・・・・・・レジスタ ＥＸＮＯＲ・・・・・・・・・エクスクル−シブノア回
路Ｄ／Ａ・・・・・・・・・ＤＡコンバータＬＰＦ・・
・・・・・・・ロウパスフィルタである。
ーダ出力の波形図とＥＸＮＯＲの論理表、 第３図は出力の状況を示すグラフ、 第４図はオーバーサンプリング時の出力の状況を示すグ
ラフ、 第５図は具体的なりＭデコーダのブロック図、第６図は
第５図のデコーダの各信号値をまとめて示す表 である。 第７図〜第９図は従来例を示すものであって、第７図は
ＤＭエンコーダの概略ブロック図、第８図はＤＭデコー
タの概略プロ・ツク図、第９図はグラニュラ−雑音を示
す波形図である。 なお、図面に示す符号において、 ＤＦＦ・・・・・・・・・ＤタイプフリップフロップＡ
ＤＤＥＲ・・・・・・・・・加算器 Ｒｅｇ・・・・・・・・・レジスタ ＥＸＮＯＲ・・・・・・・・・エクスクル−シブノア回
路Ｄ／Ａ・・・・・・・・・ＤＡコンバータＬＰＦ・・
・・・・・・・ロウパスフィルタである。
Claims (1)
- １、デルタ変調方式によってエンコードされた信号をデ
コーダで復調するように構成された信号変調・復調装置
において、前記信号のデコード時に、先のデータと前の
データとを比較し、これら両データが等しいときには前
の出力をそのまま保持するように構成されたことを特徴
とする信号変調・復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099096A JPH07112156B2 (ja) | 1987-04-22 | 1987-04-22 | デルタ変調デコーダ |
| US07/184,318 US4958158A (en) | 1987-04-22 | 1988-04-21 | Modem with noise-reducing decoder in demodulation of encoded binary pulse signals representative of constant amplitude signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099096A JPH07112156B2 (ja) | 1987-04-22 | 1987-04-22 | デルタ変調デコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263922A true JPS63263922A (ja) | 1988-10-31 |
| JPH07112156B2 JPH07112156B2 (ja) | 1995-11-29 |
Family
ID=14238341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099096A Expired - Fee Related JPH07112156B2 (ja) | 1987-04-22 | 1987-04-22 | デルタ変調デコーダ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4958158A (ja) |
| JP (1) | JPH07112156B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112156B2 (ja) | 1987-04-22 | 1995-11-29 | 日本テキサス・インスツルメンツ株式会社 | デルタ変調デコーダ |
| EP0399738A3 (en) * | 1989-05-26 | 1991-05-08 | Gec-Marconi Limited | Analogue to digital converter |
| US5347278A (en) * | 1993-09-30 | 1994-09-13 | Ford Motor Company | Pulse density mapping method and circuit for delta sigma modulators |
| KR100221086B1 (ko) * | 1996-01-17 | 1999-09-15 | 윤종용 | 모뎀의 신호 안정화 통화 유지 장치 |
| US5991278A (en) * | 1996-08-13 | 1999-11-23 | Telogy Networks, Inc. | Asymmetric modem communications system and method |
| KR100393769B1 (ko) * | 2000-12-29 | 2003-08-02 | 엘지전자 주식회사 | 홈 피엔에이 모뎀의 잡음 제거 장치 |
| WO2017037880A1 (ja) * | 2015-09-01 | 2017-03-09 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940731A (ja) * | 1982-08-31 | 1984-03-06 | Nec Corp | 雑音除去装置 |
| JPS6098731A (ja) * | 1983-11-04 | 1985-06-01 | Nec Corp | 復号化回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3292086A (en) * | 1963-07-11 | 1966-12-13 | Motorola Inc | System for converting a train of binary zeroes to a train of alternating ones and zeroes and vice versa |
| JPS51634A (ja) * | 1974-06-21 | 1976-01-06 | Nippon Signal Co Ltd | Kairoijokenchisochi |
| US4112500A (en) * | 1976-01-19 | 1978-09-05 | The Singer Company | Smoothing of updated digital data |
| SU790296A1 (ru) * | 1979-01-31 | 1980-12-23 | Предприятие П/Я М-5619 | Устройство формировани аппроксимирующего напр жени |
| US4544911A (en) * | 1983-08-31 | 1985-10-01 | Rca Corporation | Low cost monotonic digital-to-analog converter |
| GB2144285B (en) * | 1983-07-29 | 1986-09-24 | Raymond Allan Belcher | Analague-to-digital and digital-to-analogue conversion |
| JPH07112156B2 (ja) | 1987-04-22 | 1995-11-29 | 日本テキサス・インスツルメンツ株式会社 | デルタ変調デコーダ |
| JP3177861B2 (ja) * | 1992-06-17 | 2001-06-18 | 株式会社リコー | 画像形成装置 |
-
1987
- 1987-04-22 JP JP62099096A patent/JPH07112156B2/ja not_active Expired - Fee Related
-
1988
- 1988-04-21 US US07/184,318 patent/US4958158A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940731A (ja) * | 1982-08-31 | 1984-03-06 | Nec Corp | 雑音除去装置 |
| JPS6098731A (ja) * | 1983-11-04 | 1985-06-01 | Nec Corp | 復号化回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4958158A (en) | 1990-09-18 |
| JPH07112156B2 (ja) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358881B2 (en) | Quantizer overload prevention for feed-back type delta-sigma modulators | |
| US5079551A (en) | ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time | |
| EP1449304B1 (en) | Sigma-delta modulation | |
| JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
| JPS63263922A (ja) | デルタ変調デコーダ | |
| US4541101A (en) | Process and device for voice interpolation in a transmission system for digitized voice | |
| KR0170259B1 (ko) | 신호처리방법 및 장치 | |
| US5835042A (en) | Signal transmission method and signal transmission apparatus | |
| US4825452A (en) | Digital FSK demodulator | |
| Abeysekera et al. | Design of multiplier free FIR filters using a LADF sigma-delta (/spl Sigma/-/spl Delta/) modulator | |
| EP0476615B1 (en) | Digital sigma-delta modulator having a limiter circuit | |
| JPH0548463A (ja) | ノイズシエーピングａ−ｄ変換器 | |
| JP2592247B2 (ja) | デルタ変調エンコーダ | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP4391035B2 (ja) | デジタル信号処理装置および処理方法 | |
| JPH04312022A (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
| JP4391036B2 (ja) | デジタル信号処理方法および処理装置 | |
| Tierney et al. | Enhanced CVSD--An Embedded speech coder for 64-16 kbps | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| JPS62126716A (ja) | 雑音除去回路 | |
| JP2001127638A (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JPH0392033A (ja) | 伝送路信号受信方式 | |
| KR100311488B1 (ko) | 적응성등화기 | |
| JPS59160321A (ja) | コ−ダ／デコ−ダ装置 | |
| JPH09186599A (ja) | 信号伝送装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |