JPS59160321A - コ−ダ／デコ−ダ装置 - Google Patents
コ−ダ／デコ−ダ装置Info
- Publication number
- JPS59160321A JPS59160321A JP23262883A JP23262883A JPS59160321A JP S59160321 A JPS59160321 A JP S59160321A JP 23262883 A JP23262883 A JP 23262883A JP 23262883 A JP23262883 A JP 23262883A JP S59160321 A JPS59160321 A JP S59160321A
- Authority
- JP
- Japan
- Prior art keywords
- coder
- decoder
- delta modulation
- delta
- modulation coder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
器）装置に関するものである。
より特定すれば、本発明はデルタ変調コーダ／デコーダ
装置に関するものである。そのようなニーダ／デコーダ
装置は、良好な動作を得るために、通常、複雑なアナロ
グ音声周波数フィルタを必要とする。
装置に関するものである。そのようなニーダ／デコーダ
装置は、良好な動作を得るために、通常、複雑なアナロ
グ音声周波数フィルタを必要とする。
本発明の特徴によれば、集積回路を備えるデルタ変調コ
ーダ／デコーダ装置にはニーダ／デコーダ論理回路装置
と同じ基板上に形成されたディジタルフィルタ装置が設
けられていて、前記ディジタルフィルタ装置は、前記ニ
ーダ／デコーダ装置で必要とされる音声周波数フィルタ
リングを実行するのに利用される。
ーダ／デコーダ装置にはニーダ／デコーダ論理回路装置
と同じ基板上に形成されたディジタルフィルタ装置が設
けられていて、前記ディジタルフィルタ装置は、前記ニ
ーダ／デコーダ装置で必要とされる音声周波数フィルタ
リングを実行するのに利用される。
好ましいことに、前記ディジタルフィルタ装置は１つ以
上の有限インパルス応答あるいは非回帰的フィルタ段、
ならびに１つの第２次回帰的フィルタ段を備えている。
上の有限インパルス応答あるいは非回帰的フィルタ段、
ならびに１つの第２次回帰的フィルタ段を備えている。
本発明のまた別の特徴によれば、所定のデータレートで
符号化された通話信号の流れを発生するコーダ装置を有
するデルタ変調コーダ／デコーダ装置には、前記所定の
レート、より高いデータレートで動作し、入力アナログ
／ディジタル変換装置として働くデルタコーダ装置が設
けられている。
符号化された通話信号の流れを発生するコーダ装置を有
するデルタ変調コーダ／デコーダ装置には、前記所定の
レート、より高いデータレートで動作し、入力アナログ
／ディジタル変換装置として働くデルタコーダ装置が設
けられている。
前記ニーダ／デコーダ装置は、好ましいことに、前記デ
ルタコーダ装置の出力と前記コーダ装置の入力との間に
１つ以上のディジタルフィルタ装置を備えて、音声周波
数フィルタリングを実行する。前記コーダ装置はテルタ
シグマコーダであってもよい。該所定のデータレートは
１６あるいは６２キロビット／秒であってよく、一方前
記高い方のデータレートは１２８キロビット／秒であっ
てよい。前記デルタシグマコーダの出力データ流に依存
して、デルタコーダに圧伸が与えられ、デルタコーダお
よびディジタルフィルタのダイナミックレンジを改善す
る。
ルタコーダ装置の出力と前記コーダ装置の入力との間に
１つ以上のディジタルフィルタ装置を備えて、音声周波
数フィルタリングを実行する。前記コーダ装置はテルタ
シグマコーダであってもよい。該所定のデータレートは
１６あるいは６２キロビット／秒であってよく、一方前
記高い方のデータレートは１２８キロビット／秒であっ
てよい。前記デルタシグマコーダの出力データ流に依存
して、デルタコーダに圧伸が与えられ、デルタコーダお
よびディジタルフィルタのダイナミックレンジを改善す
る。
次に本発明の実施例について図面を参照して説明する。
先ず第１図では、符号化モードにおいて、入力通話が１
２８キロビット／秒デルタコーダを利用してディジタル
化されるが、そのステップ状信号は変調レベル分析器（
ＭＬＡ）フィルタの出力によって制御される。従って、
このコーダに従う全信号はダイナミックレンジで圧縮さ
れる。
２８キロビット／秒デルタコーダを利用してディジタル
化されるが、そのステップ状信号は変調レベル分析器（
ＭＬＡ）フィルタの出力によって制御される。従って、
このコーダに従う全信号はダイナミックレンジで圧縮さ
れる。
第１の有限インパルス応答（ＦＩＲ）ディジタルフィル
タは、６２．６４および９６ ＫＨｚで二重の零（ダブ
ル０）を有し、かつ、後続のフィルタリングのために、
サンプルレート（率）を１２８融から３２ ＫＨｚまで
低減させる。第２ ＦＩ Ｒフィルタは、５６３６．１
０．６７．２１．３３ および２６．６７ＫＨｚ Ｖ
Ｃおいて零をもたらす。次のフィルタは１６ＫＨｚで２
重の零を有する３、４ ＫＨｚ ２極の低域フィルタと
なっている。このフィルタの極は比較的高いＱであって
すべての零に起因する帯域垂下に対して補償する。３０
０ｆｉｚ２極高域通過フィルタは電力線からのような不
要の低周波数妨害を除去するが、１２８キロビット／秒
コーダへの入力における低い周波数信号を取り消す回路
網によって形成される。
タは、６２．６４および９６ ＫＨｚで二重の零（ダブ
ル０）を有し、かつ、後続のフィルタリングのために、
サンプルレート（率）を１２８融から３２ ＫＨｚまで
低減させる。第２ ＦＩ Ｒフィルタは、５６３６．１
０．６７．２１．３３ および２６．６７ＫＨｚ Ｖ
Ｃおいて零をもたらす。次のフィルタは１６ＫＨｚで２
重の零を有する３、４ ＫＨｚ ２極の低域フィルタと
なっている。このフィルタの極は比較的高いＱであって
すべての零に起因する帯域垂下に対して補償する。３０
０ｆｉｚ２極高域通過フィルタは電力線からのような不
要の低周波数妨害を除去するが、１２８キロビット／秒
コーダへの入力における低い周波数信号を取り消す回路
網によって形成される。
フィルタチェインの出力はデルタ・シグマコーダに与え
られてデータ出力を発生する。デルタシグマコーダが必
要とされるのは（ゾルタコ−ダハ対照的に）１２８キロ
ビット／秒テルタコーダが入力において信号を微分する
からである。
られてデータ出力を発生する。デルタシグマコーダが必
要とされるのは（ゾルタコ−ダハ対照的に）１２８キロ
ビット／秒テルタコーダが入力において信号を微分する
からである。
ＭＬＡは出力データを解析し、かつ、１２８キロビット
／秒コーダのステップ状信号を制御する。
／秒コーダのステップ状信号を制御する。
高域通過回路網を除く、エンコーダフィルタの周波数応
答は第６図に示されている。
答は第６図に示されている。
第２図では、復号モードにおいて入力データがフィルタ
チェーンおよびＭＬＡに与えられておす、全フィルタは
次いで３２ ＫＨｚサンプルレートで動作する。第１
ＦＩＲフィルタは６．４、Ｂ、１２．８．１９．２．２
４および２５．６ ＫＨｚにおいて零を与え、さらに第
２ ｆｉ’ Ｉ Ｒフィルタは５．５６．１０．６７．
２１．３５および２６．７ ＫＨｚにおいて零を与える
。これらのフィルタの出力はＭＬＡフィルタからのステ
ップ状信号によって逓倍され、１６ＫＬＨ２において零
を有する五４ ＫＨｚ ２極低域通過フィルタに与えら
れる。符号モードにおけると同様に、このフィルタの極
もすべての零によって生じた帯域垂下に対して補償する
。最後に該出力はディジタル／アナログ変換され、外部
のＲＣフィルタに与えられるが、該ＲＣフィルタは主積
分器とフィルタとの２つの動作を行なう。緩衝増幅器は
６００オーム出力インピーダンスを発生し、かつ総合利
得を１に炭す。デコーダフィルタの周波数応答は第４図
に示されていて、３．４ ＫＨｚ以上の鋭いカットオフ
によって良好な通話諒解度に一致する最小の量子化雑音
を生ずる筈である。
チェーンおよびＭＬＡに与えられておす、全フィルタは
次いで３２ ＫＨｚサンプルレートで動作する。第１
ＦＩＲフィルタは６．４、Ｂ、１２．８．１９．２．２
４および２５．６ ＫＨｚにおいて零を与え、さらに第
２ ｆｉ’ Ｉ Ｒフィルタは５．５６．１０．６７．
２１．３５および２６．７ ＫＨｚにおいて零を与える
。これらのフィルタの出力はＭＬＡフィルタからのステ
ップ状信号によって逓倍され、１６ＫＬＨ２において零
を有する五４ ＫＨｚ ２極低域通過フィルタに与えら
れる。符号モードにおけると同様に、このフィルタの極
もすべての零によって生じた帯域垂下に対して補償する
。最後に該出力はディジタル／アナログ変換され、外部
のＲＣフィルタに与えられるが、該ＲＣフィルタは主積
分器とフィルタとの２つの動作を行なう。緩衝増幅器は
６００オーム出力インピーダンスを発生し、かつ総合利
得を１に炭す。デコーダフィルタの周波数応答は第４図
に示されていて、３．４ ＫＨｚ以上の鋭いカットオフ
によって良好な通話諒解度に一致する最小の量子化雑音
を生ずる筈である。
ディジタルフィルタは１６ビツト長までのワードの直列
演算回路を利用して実現されていて、フィルタクロック
レートは１６Ｘ３２〒５１２ＫＨ２でろる。６．２ Ｍ
Ｈｚのクリスタル発振器からのディジタル位相ロックル
ープ動作によって、１６ＫＨｚの外部的に発生されたク
ロック周波数にロックされている５１２ＫＨｚを発生す
る。６．２ ＭＨｚクリスタル発振器を利用する代りに
、５１２に１′１ｚクロツクを外部的に供給することも
できるが、それが１６ＫＨｚデータクロツクに位相ロッ
クされることが条件である。該ゴーダ／デコーダはまた
、１６キロビツト／秒の代りに６２キロビット／秒、で
動作することもできる。
演算回路を利用して実現されていて、フィルタクロック
レートは１６Ｘ３２〒５１２ＫＨ２でろる。６．２ Ｍ
Ｈｚのクリスタル発振器からのディジタル位相ロックル
ープ動作によって、１６ＫＨｚの外部的に発生されたク
ロック周波数にロックされている５１２ＫＨｚを発生す
る。６．２ ＭＨｚクリスタル発振器を利用する代りに
、５１２に１′１ｚクロツクを外部的に供給することも
できるが、それが１６ＫＨｚデータクロツクに位相ロッ
クされることが条件である。該ゴーダ／デコーダはまた
、１６キロビツト／秒の代りに６２キロビット／秒、で
動作することもできる。
これらのフィルタを単一チップで実現することも可能で
あるが、それは必要な乗算が、２のべき数あるいは２の
べき乗の非常に簡単な組み合わせによるものだけである
ように、極と零の位置とが選定されているからである。
あるが、それは必要な乗算が、２のべき数あるいは２の
べき乗の非常に簡単な組み合わせによるものだけである
ように、極と零の位置とが選定されているからである。
もっとも複雑な乗算器は復号モードにおけるステップ乗
算のためのそれであるが、ＦＩＲフィルタからの出力ワ
ードは僅か５ビツト長であるので、この乗算器は４つの
直列加算器だけを必要とする。
算のためのそれであるが、ＦＩＲフィルタからの出力ワ
ードは僅か５ビツト長であるので、この乗算器は４つの
直列加算器だけを必要とする。
デコーダが出力および１２８キロビット／秒デルタコー
ダのために必要な９ビツトデイジタル／アナログ変換器
は、単調性を保証するために５１２のタップを有する直
列抵抗器チェーンを利用する。犬多倣のチップ回路は符
号モードにも復号モードにも共通であるので、該チップ
はいずれのモードでも動作することができるが、両方の
モード同時にということはできない。
ダのために必要な９ビツトデイジタル／アナログ変換器
は、単調性を保証するために５１２のタップを有する直
列抵抗器チェーンを利用する。犬多倣のチップ回路は符
号モードにも復号モードにも共通であるので、該チップ
はいずれのモードでも動作することができるが、両方の
モード同時にということはできない。
第１図は符号モードでのゴーダ／装コーダ装置置の回路
図、第２図は復号モードでのゴーダ／デコーダ装置の回
路図、および第６図ならびに第４図は前記２つのモード
での該装置の部分的な動作を示す周波数応答曲線を示す
。 手 続 補 正 書（方式） 昭和 ５９年 ４月Φ日 特／「庁長官若杉相夫殿 」、事件の表示 特願昭５８−２３２６２８号 ２発明の名称 コーダ／テコーダ装置 ３補正をする者 事件との関係 特許出願人
図、第２図は復号モードでのゴーダ／デコーダ装置の回
路図、および第６図ならびに第４図は前記２つのモード
での該装置の部分的な動作を示す周波数応答曲線を示す
。 手 続 補 正 書（方式） 昭和 ５９年 ４月Φ日 特／「庁長官若杉相夫殿 」、事件の表示 特願昭５８−２３２６２８号 ２発明の名称 コーダ／テコーダ装置 ３補正をする者 事件との関係 特許出願人
Claims (1)
- 【特許請求の範囲】 １、集積回路を備えたデルタ変調コーダ／デコーダ装置
において、該ニーダ／デコーダ論理回路装置と同じ基板
上に形成されるディジタルフィルタ装置を備え、該ディ
ジタルフィルタ装置は前記ニーダ／デコーダ構成で必要
な音声周波数フィルタリングを行なうのに利用されるこ
とを特徴とする前記デルタ変調コーダ／デコーダ装置。 ２、特許請求の範囲第１項に記載のデルタ変調コーダ／
デコーダ装置において、前記ディジタルフィルタ装置は
１つ以上の有限インパルス応答あるいは非回帰的フィル
タ段ならびに第２次回帰的フィルタ段を備えていること
を特徴とする前記デルタ変調コーダ／デコーダ装置。 ＆ コーダ装置を有し、所定のデータレートで符号化さ
れた通話信号の流れを発生するデルタ変調コーダ／デコ
ーダ装置において、前記所定のレートより高いデータレ
ートで動作し、入力アナログ／ディジタル変換装置とし
て働くデルタコーダ装置を備えていることを特徴とする
前記デルタ変調コーダ／デコーダ装置。 ４、特許請求の範囲第３項に記載のデルタ変調コーダ／
デコーダ装置であって、前記デルタコーダ装置の、出力
と前記コーダ装置の入力との間に１つ以上のディジタル
フィルタ装置を備え、音声周波数フィルタリングを実行
することを特徴とする前記デルタ変調コーダ／デコーダ
装置。 ５、特許請求の範囲第３項あるいは第４項に記載のデル
タ変調コーダ／デコーダ装置において、前詰コーダ装置
はデルタシグマコーダとなっていることを特徴とする前
記デルタ変調コーダ／デコーダ装置。 ６、特許請求の範囲、第６項、第４項あるいは第５項に
記載のデルタ変調コーダ／デコーダ装置において、所定
のデータレートは１６あるいは３２キロビット／秒であ
り、かつ、前記高い方のデータレートは１２８キロビッ
ト／秒であることを特徴とする前記デルタ変調コーダ／
デコーダ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8235328 | 1982-12-10 | ||
| GB8235328 | 1982-12-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59160321A true JPS59160321A (ja) | 1984-09-11 |
Family
ID=10534887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23262883A Pending JPS59160321A (ja) | 1982-12-10 | 1983-12-09 | コ−ダ／デコ−ダ装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS59160321A (ja) |
| DE (1) | DE3344475A1 (ja) |
| GB (1) | GB2133238A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254828A (ja) * | 1984-05-31 | 1985-12-16 | Matsushita Electric Ind Co Ltd | アナログ−デイジタル変換器 |
| JPS62500554A (ja) * | 1984-10-05 | 1987-03-05 | ビ−エスア−ル ノ−ス アメリカ リミテツド | アナログ−デジタル コンバ−タ |
| US8057113B2 (en) | 2008-04-25 | 2011-11-15 | Seiko Precision Inc. | Blade drive device and optical apparatus |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7307237A (ja) * | 1973-05-24 | 1974-11-26 | ||
| SE381786B (sv) * | 1973-12-21 | 1975-12-15 | Ericsson Telefon Ab L M | Anordning for omvandling av en analog insignal till en pcm-utsignal innefattande en deltam-kodare |
| NL7400764A (nl) * | 1974-01-21 | 1975-07-23 | Philips Nv | Digitale inrichting voor het omzetten van ge- comprimeerde delta gemoduleerde signalen in pcm-signalen. |
| US3916314A (en) * | 1974-04-08 | 1975-10-28 | Ibm | Non-linear filter for delta modulator output using shift register and table lookup |
| US3971987A (en) * | 1975-02-07 | 1976-07-27 | International Business Machines Corporation | Gain method and apparatus for a delta modulator |
| NL7708150A (nl) * | 1977-07-22 | 1979-01-24 | Philips Nv | Integrerende kode-omzetter. |
| NL7801909A (nl) * | 1978-02-21 | 1979-08-23 | Philips Nv | Inrichting voor het decoderen van een met adap- tieve deltamodulatie gecodeerd signaal. |
| FR2428348A1 (fr) * | 1978-06-08 | 1980-01-04 | Trt Telecom Radio Electr | Regulateur numerique du niveau d'un signal multiplex en frequence |
| US4281318A (en) * | 1980-05-30 | 1981-07-28 | Bell Telephone Laboratories, Incorporated | Digital-to-digital code converter |
-
1983
- 1983-12-07 GB GB08332678A patent/GB2133238A/en not_active Withdrawn
- 1983-12-08 DE DE19833344475 patent/DE3344475A1/de not_active Withdrawn
- 1983-12-09 JP JP23262883A patent/JPS59160321A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254828A (ja) * | 1984-05-31 | 1985-12-16 | Matsushita Electric Ind Co Ltd | アナログ−デイジタル変換器 |
| JPS62500554A (ja) * | 1984-10-05 | 1987-03-05 | ビ−エスア−ル ノ−ス アメリカ リミテツド | アナログ−デジタル コンバ−タ |
| US8057113B2 (en) | 2008-04-25 | 2011-11-15 | Seiko Precision Inc. | Blade drive device and optical apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8332678D0 (en) | 1984-01-11 |
| GB2133238A (en) | 1984-07-18 |
| DE3344475A1 (de) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US4968987A (en) | Delta-sigma modulation analog to digital converter | |
| Naus et al. | A CMOS stereo 16-bit D/A converter for digital audio | |
| Stewart et al. | Oversampling and sigma-delta strategies for data conversion | |
| US5014304A (en) | Method of reconstructing an analog signal, particularly in digital telephony applications, and a circuit device implementing the method | |
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| US5225787A (en) | Sampling frequency converter including a sigma-delta modulator | |
| JP3168620B2 (ja) | ディジタル／アナログ変換装置 | |
| JP3104108B2 (ja) | アナログ／デジタルコンバータ | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| KR20010013111A (ko) | 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법 | |
| US7062340B2 (en) | Audio data processing systems and methods utilizing high oversampling rates | |
| EP0512619A1 (en) | Sampling frequency converter | |
| JPH0346415A (ja) | ディジタル・アナログ変換回路 | |
| US5886656A (en) | Digital microphone device | |
| JP2002076898A (ja) | ノイズシェーパ | |
| JPS63138570A (ja) | 信号記録装置 | |
| JPS59160321A (ja) | コ−ダ／デコ−ダ装置 | |
| Kershaw et al. | Realisation and implementation of a sigma-delta bitstream FIR filter | |
| US5793315A (en) | Bit-serial digital expandor | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JPH07112156B2 (ja) | デルタ変調デコーダ | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP2752284B2 (ja) | ビット圧縮回路 | |
| Norsworthy | Dynamic dithering of delta-sigma modulators |