JPS63263854A - 分配器 - Google Patents
分配器Info
- Publication number
- JPS63263854A JPS63263854A JP9949187A JP9949187A JPS63263854A JP S63263854 A JPS63263854 A JP S63263854A JP 9949187 A JP9949187 A JP 9949187A JP 9949187 A JP9949187 A JP 9949187A JP S63263854 A JPS63263854 A JP S63263854A
- Authority
- JP
- Japan
- Prior art keywords
- host
- distributor
- line
- power source
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 230000009977 dual effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分岐型ローカルエリアネットワーク（以下、
分岐型ＬＡＮという）の分配器に関する。
分岐型ＬＡＮという）の分配器に関する。
本発明は、分岐型ローカルエリアネットワークの伝送路
に挿入される分配器において、複数のホスト計算機に対
してそれぞれ設けられた送受信手段のうち、伝送路に接
続するホスト計算機の送受信手段にそのホスト計算機の
制御ｆｆ１ｌにより電源を供給することにより、 デエアルまたはデュプレックスシステムを構築すること
ができるようにしたものである。
に挿入される分配器において、複数のホスト計算機に対
してそれぞれ設けられた送受信手段のうち、伝送路に接
続するホスト計算機の送受信手段にそのホスト計算機の
制御ｆｆ１ｌにより電源を供給することにより、 デエアルまたはデュプレックスシステムを構築すること
ができるようにしたものである。
従来の分配器は、単にデータラインの分配部を持った分
配器に過ぎなかった。
配器に過ぎなかった。
このような従来の分配器では、デュアルシステトまたは
デュプレックスシステムの構築ができず、したがって、
高信頼度のシステム構築ができない欠点がある。
デュプレックスシステムの構築ができず、したがって、
高信頼度のシステム構築ができない欠点がある。
本発明は、このような欠点を除去するもので、分岐型ロ
ーカルエリアネットワークでデュアルシステムまたはデ
ュプレックスシステムの構築が実現できる分配器を提供
することを目的とする。
ーカルエリアネットワークでデュアルシステムまたはデ
ュプレックスシステムの構築が実現できる分配器を提供
することを目的とする。
本発明は、両端の終端器間を信号が両方向に伝送される
ローカルエリアネットワークの伝送路に挿入され、ホス
ト計算機が接続される分岐路を備えた分配器において、
上記分岐路と複数のホスト計算機との間の経路にそれぞ
れ挿入されたドライバおよびレシーバと、このドライバ
およびレシーバのうちの上記伝送路に接続される側のド
ライバおよびレシーバにそのホスト計算機からの制御信
号により電源を供給する手段とを備えたことを特徴とす
る。
ローカルエリアネットワークの伝送路に挿入され、ホス
ト計算機が接続される分岐路を備えた分配器において、
上記分岐路と複数のホスト計算機との間の経路にそれぞ
れ挿入されたドライバおよびレシーバと、このドライバ
およびレシーバのうちの上記伝送路に接続される側のド
ライバおよびレシーバにそのホスト計算機からの制御信
号により電源を供給する手段とを備えたことを特徴とす
る。
ひとつのホスト計算機からの自系取込み信号に基づき接
続手段を制御してこのホスト計算機に対してデータを送
受信するドライバおよびレシーバに自系の電源を供給す
る。これにより、所望のホスト計算機を分岐型ローカル
エリアネットワークの伝送路に接続し、他のホスト計算
機とネットワークとの接続を閉塞することにより、デュ
アルシステムまたはデュプレックスシステムを実現する
ことができる。
続手段を制御してこのホスト計算機に対してデータを送
受信するドライバおよびレシーバに自系の電源を供給す
る。これにより、所望のホスト計算機を分岐型ローカル
エリアネットワークの伝送路に接続し、他のホスト計算
機とネットワークとの接続を閉塞することにより、デュ
アルシステムまたはデュプレックスシステムを実現する
ことができる。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第２図は本発明の分配器と分岐型ＬＡＮとの結合の状態
を示すブロック構成図である。Ａ系ホストシステム１お
よびＢ系ホストシステム２は本発明の分配器３にＡ系ホ
ストデータライン８、Ｂ系ホストデータライン９、Ａ系
ホスト制御ライン１０゜Ｂ系ホスト制御ライン１）、Ａ
系ホストＤＣ電源ライン１２およびＢ系ホストＤＣｔｆ
ｉライン１３を介して接続される。分岐型ＬＡＮの幹線
７には分配器３と従来の分配器４とが接続され、分配器
４には端末装置系データライン１５を介して端末装置５
が接続される。終端コネクタ６は幹線７のインピーダン
スマツチング用である。また、Ａ系ホストシステム１と
Ｂ系ホストシステム２の間はコンピュータ間通信ライン
１４で接続される。
を示すブロック構成図である。Ａ系ホストシステム１お
よびＢ系ホストシステム２は本発明の分配器３にＡ系ホ
ストデータライン８、Ｂ系ホストデータライン９、Ａ系
ホスト制御ライン１０゜Ｂ系ホスト制御ライン１）、Ａ
系ホストＤＣ電源ライン１２およびＢ系ホストＤＣｔｆ
ｉライン１３を介して接続される。分岐型ＬＡＮの幹線
７には分配器３と従来の分配器４とが接続され、分配器
４には端末装置系データライン１５を介して端末装置５
が接続される。終端コネクタ６は幹線７のインピーダン
スマツチング用である。また、Ａ系ホストシステム１と
Ｂ系ホストシステム２の間はコンピュータ間通信ライン
１４で接続される。
第１図は本発明の分配器３の構成を示す回路図である。
この分配器３は、分配部１６、幹線用ドライバおよびレ
シーバ１７、Ａ系ホストドライバおよびレシーバ１８、
Ｂ系ホストドライバおよびレシーバ１９、ＤＣ電源部２
０および制御部２１で構成される。
シーバ１７、Ａ系ホストドライバおよびレシーバ１８、
Ｂ系ホストドライバおよびレシーバ１９、ＤＣ電源部２
０および制御部２１で構成される。
分配器３にはＡ系ホストシステムｌおよびＢ系ホストシ
ステム２からＡ系ホストＤＣ電源ライン１２およびＢ系
ホストＤＣ電源ライン１３を介して電圧＋Ｖが供給され
る。Ａ系ホストシステム１およびＢ系ホストシステム２
が端末袋Ｎ５からデータを受信する場合には、端末装置
系データライン１５−分配器４−幹線７−分配器３→Ａ
系ホストデータライン８またはＢ系ホストデータライン
９の経路で行われる。端末装置５がＡ系ホストシステム
１またはＢ系ホストシステム２からデータを受信する場
合には、Ａ系ホストデータライン８またはＢ系ホストデ
ータライン９→分配器３−幹線７−分配器４一端末装置
系データライン１５の経路で行われる。
ステム２からＡ系ホストＤＣ電源ライン１２およびＢ系
ホストＤＣ電源ライン１３を介して電圧＋Ｖが供給され
る。Ａ系ホストシステム１およびＢ系ホストシステム２
が端末袋Ｎ５からデータを受信する場合には、端末装置
系データライン１５−分配器４−幹線７−分配器３→Ａ
系ホストデータライン８またはＢ系ホストデータライン
９の経路で行われる。端末装置５がＡ系ホストシステム
１またはＢ系ホストシステム２からデータを受信する場
合には、Ａ系ホストデータライン８またはＢ系ホストデ
ータライン９→分配器３−幹線７−分配器４一端末装置
系データライン１５の経路で行われる。
分配器３では、分配部１６と幹線用ドライバおよびレシ
ーバ１７との間はコネクタ２７で接続され、容易に取外
し取付けができる構造である。なお、取外し取付は時に
は幹線７に影響を与えない構造である。
ーバ１７との間はコネクタ２７で接続され、容易に取外
し取付けができる構造である。なお、取外し取付は時に
は幹線７に影響を与えない構造である。
Ａ系ホストシステム１またはＢ系ホストシステム２のい
ずれかにより電圧＋■が供給されると、ＤＣ電源部２０
は電源線２４を介して幹線用ドライバおよびレシーバ１
７に電圧＋■を供給する。Ａ系ホストシステム１がデー
タを送受信する場合には、Ａ系ホストシステム１からＡ
系ホスト制御ライン１０を経て自系取込み信号を受信し
、ＤＣ制御リレーＲＬをオンさせ、Ａ系ホストＤＣ電源
ライン１２−４ ｒ ｊ！ −１−過電流防止回路−電
源線２５を経てＡ系ホストドライバおよびレシーバ１８
にＤＣ電圧十■を供給した後に分配部１６−幹線用ドラ
イバおよびレシーバ１７４−４受信データライン２２、
送信データライン２３ＨＡ系ホストドライバおよびレシ
ーバ１８←Ａ系ホストデータライン８を経て行われる。
ずれかにより電圧＋■が供給されると、ＤＣ電源部２０
は電源線２４を介して幹線用ドライバおよびレシーバ１
７に電圧＋■を供給する。Ａ系ホストシステム１がデー
タを送受信する場合には、Ａ系ホストシステム１からＡ
系ホスト制御ライン１０を経て自系取込み信号を受信し
、ＤＣ制御リレーＲＬをオンさせ、Ａ系ホストＤＣ電源
ライン１２−４ ｒ ｊ！ −１−過電流防止回路−電
源線２５を経てＡ系ホストドライバおよびレシーバ１８
にＤＣ電圧十■を供給した後に分配部１６−幹線用ドラ
イバおよびレシーバ１７４−４受信データライン２２、
送信データライン２３ＨＡ系ホストドライバおよびレシ
ーバ１８←Ａ系ホストデータライン８を経て行われる。
また、日系ホストシステム２が送受信する場合には、日
系ホストシステム２からＢ系ホスト制御ライン１）を経
て自系取込み信号を受信し、ＤＣ制御リレーＲＬをオフ
させ、Ｂ系ホストＤＣ電源ライン１３−ｅ ｒｌ −２
−過電流防止回路−電源線２６を経てＢ系ホストドライ
バおよびレシーバ１９にＤＣ電圧＋Ｖを供給した後に分
配部１６←幹線用ドライバおよびレシーバ１７→受信デ
ータライン２２、送信データライン２３→Ｂ系ホストド
ライバおよびレシーバ１９←Ｂ系ホストデータライン９
を経て行われる。
系ホストシステム２からＢ系ホスト制御ライン１）を経
て自系取込み信号を受信し、ＤＣ制御リレーＲＬをオフ
させ、Ｂ系ホストＤＣ電源ライン１３−ｅ ｒｌ −２
−過電流防止回路−電源線２６を経てＢ系ホストドライ
バおよびレシーバ１９にＤＣ電圧＋Ｖを供給した後に分
配部１６←幹線用ドライバおよびレシーバ１７→受信デ
ータライン２２、送信データライン２３→Ｂ系ホストド
ライバおよびレシーバ１９←Ｂ系ホストデータライン９
を経て行われる。
本発明は、以上説明したように、
（１）幹線に接続される分配部と、各システムから供給
されるＤＣ電源部と、各システムからの自系取込み信号
によりＤＣ電源部を制御し切換え制御する制御部と、分
配部を介してデータを送受信する幹線用および各システ
ムの送受信部とを持つので、分配器のみで高信頼度のデ
ュアルまたはデュプレックスシステムを構築できる効果
がある、（２）分配器に分配機能および切換機能を持つ
ので、安価に高信頼度システムを構築できる効果がある
、＋３１ＤＣ電圧のオン・オフにより切換え制御を行う
ので、幹線およびホスト系に対するノイズなどの影客度
が少なく、したがって高速にデータラインの切換えが行
える効果がある。
されるＤＣ電源部と、各システムからの自系取込み信号
によりＤＣ電源部を制御し切換え制御する制御部と、分
配部を介してデータを送受信する幹線用および各システ
ムの送受信部とを持つので、分配器のみで高信頼度のデ
ュアルまたはデュプレックスシステムを構築できる効果
がある、（２）分配器に分配機能および切換機能を持つ
ので、安価に高信頼度システムを構築できる効果がある
、＋３１ＤＣ電圧のオン・オフにより切換え制御を行う
ので、幹線およびホスト系に対するノイズなどの影客度
が少なく、したがって高速にデータラインの切換えが行
える効果がある。
第１図は本発明実施例の構成を示す回路ブロック図。
第２図は本発明実施例と系との結合状態を示すブロック
構成図。 １・・・Ａ系ホストシステム、２・・・日系ホストシス
テム、３．４・・・分配器、５・・・端末装置、６・・
・終端コネクタ、７・・・幹線、８・・・Ａ系ホストデ
ータライン、９・・・Ｂ系ホストデータライン、１０・
・・Ａ系ホスト制御ライン、１工・・・Ｂ系ホスト制御
ライン、Ｉ２・・・Ａ系ホストＤＣ電源ライン、１３・
・・Ｂ系ホスト電源ライン、１４・・・コンピュータ間
通信ライン、１５・・・端末装置系デ・−タライン、１
６・・・分配部、１７・・・幹線用ドライバおよびレシ
ーバ（Ｄ／Ｒ） 、１８・・・Ａ系ホストドライバおよ
びレシーバ（Ｄ／Ｒ） 、Ｉ９・・・Ｂ系ホストドライ
バおよびレシーバ（Ｄ／Ｒ） 、２０・・・ＤＣ電源部
、２１・・・制御部、２２・・・受信データライン、２
３・・・送信データライン、２４．２５．２６・・・電
源線、２７・・・コネクタ、ＲＬ・・・ＤＣ制御リレー
。 特許出願人 日本電気株式会社２．ｆ。 代理人 弁理士 井 出 直 孝；：、：・＼］。 第１図
構成図。 １・・・Ａ系ホストシステム、２・・・日系ホストシス
テム、３．４・・・分配器、５・・・端末装置、６・・
・終端コネクタ、７・・・幹線、８・・・Ａ系ホストデ
ータライン、９・・・Ｂ系ホストデータライン、１０・
・・Ａ系ホスト制御ライン、１工・・・Ｂ系ホスト制御
ライン、Ｉ２・・・Ａ系ホストＤＣ電源ライン、１３・
・・Ｂ系ホスト電源ライン、１４・・・コンピュータ間
通信ライン、１５・・・端末装置系デ・−タライン、１
６・・・分配部、１７・・・幹線用ドライバおよびレシ
ーバ（Ｄ／Ｒ） 、１８・・・Ａ系ホストドライバおよ
びレシーバ（Ｄ／Ｒ） 、Ｉ９・・・Ｂ系ホストドライ
バおよびレシーバ（Ｄ／Ｒ） 、２０・・・ＤＣ電源部
、２１・・・制御部、２２・・・受信データライン、２
３・・・送信データライン、２４．２５．２６・・・電
源線、２７・・・コネクタ、ＲＬ・・・ＤＣ制御リレー
。 特許出願人 日本電気株式会社２．ｆ。 代理人 弁理士 井 出 直 孝；：、：・＼］。 第１図
Claims (1)
- （１）両端の終端器間を信号が両方向に伝送されるロー
カルエリアネットワークの伝送路に挿入され、ホスト計
算機が接続される分岐路を備えた分配器において、 上記分岐路と複数のホスト計算機との間の経路にそれぞ
れ挿入されたドライバおよびレシーバと、このドライバ
およびレシーバのうちの上記伝送路に接続される側のド
ライバおよびレシーバにそのホスト計算機からの制御信
号により電源を供給する手段と を備えたことを特徴とする分配器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099491A JPH0681143B2 (ja) | 1987-04-21 | 1987-04-21 | 分配器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099491A JPH0681143B2 (ja) | 1987-04-21 | 1987-04-21 | 分配器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263854A true JPS63263854A (ja) | 1988-10-31 |
| JPH0681143B2 JPH0681143B2 (ja) | 1994-10-12 |
Family
ID=14248771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099491A Expired - Lifetime JPH0681143B2 (ja) | 1987-04-21 | 1987-04-21 | 分配器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681143B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271347A (ja) * | 1985-09-24 | 1987-04-02 | Nec Corp | 通信ネツトワ−ク装置 |
| JPS62293845A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | ブランチ系ロ−カルエリアネツトワ−クの分配器 |
-
1987
- 1987-04-21 JP JP62099491A patent/JPH0681143B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271347A (ja) * | 1985-09-24 | 1987-04-02 | Nec Corp | 通信ネツトワ−ク装置 |
| JPS62293845A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | ブランチ系ロ−カルエリアネツトワ−クの分配器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0681143B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1132822B1 (en) | A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US5579486A (en) | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US4862158A (en) | Extension arrangement and station connecting method for a ring communication system | |
| CA2173368A1 (en) | Control and Communications Apparatus | |
| US6051989A (en) | Active termination of a conductor for bi-directional signal transmission | |
| JPH0535668A (ja) | 信号処理装置 | |
| JPS63263854A (ja) | 分配器 | |
| EP0618702B1 (en) | Multiplex transmission apparatus | |
| US5774354A (en) | Programmable controller and exclusive control communicating method therefor | |
| US4841295A (en) | Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus | |
| JPH0560702B2 (ja) | ||
| JPH02305145A (ja) | カレントループ伝送システム | |
| JPS54152942A (en) | Bus control system of data processing system | |
| KR100434143B1 (ko) | 단일제어장치를갖는이중화된피엘씨시스템 | |
| KR0124185B1 (ko) | 전전자 교환기에 있어서 이중화된 하위프로세서 제어용 그로벌 버스 정합회로 | |
| JPS57176441A (en) | Data transfer system | |
| JP2969748B2 (ja) | インタフェース制御方式 | |
| KR20020025226A (ko) | 장치 및 디바이스 및 이를 포함하는 통신 버스 시스템 및이의 제어 방법 | |
| JPH04262675A (ja) | シリアル通信装置 | |
| JP3249182B2 (ja) | シリアル通信分配装置 | |
| JPH04160948A (ja) | インタフェース制御回路 | |
| JP2003188938A (ja) | マルチ接続インタフェース回路 | |
| JPH0257385B2 (ja) | ||
| KR960006449A (ko) | 이중화된 교환시스템의 다수의 포트와 인터페이싱을 위한 회로 | |
| JPH02241243A (ja) | 自動電源制御方式 |