JPS63263556A - 並列計算機における通信制御方法 - Google Patents
並列計算機における通信制御方法Info
- Publication number
- JPS63263556A JPS63263556A JP9891087A JP9891087A JPS63263556A JP S63263556 A JPS63263556 A JP S63263556A JP 9891087 A JP9891087 A JP 9891087A JP 9891087 A JP9891087 A JP 9891087A JP S63263556 A JPS63263556 A JP S63263556A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- register
- processing units
- transmission
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 8
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はn次元隣接結合された並列計算機にiける通信
制御方法に関するものである。
制御方法に関するものである。
従来の技術
従来のn次元隣接結合された並列計算機における処理ユ
ニット(以下PUと記す)間のデータ通信方法は送信さ
れるパケットデータの存在するPUと行き先アドレスの
情報を制御ユニット(以下CUと記す)が一括管理し、
送信モードにはいると、全PUに対してそれぞれどのパ
ケットデータをどの方向に送るかの指示を与え、各PU
が送信を開始する。
ニット(以下PUと記す)間のデータ通信方法は送信さ
れるパケットデータの存在するPUと行き先アドレスの
情報を制御ユニット(以下CUと記す)が一括管理し、
送信モードにはいると、全PUに対してそれぞれどのパ
ケットデータをどの方向に送るかの指示を与え、各PU
が送信を開始する。
発明が解決しようとする問題点
このような従来のn次元隣接結合された並列計算機にお
ける処理ユニット間のデータ通信制御方法テハ、CUが
全パケットについてアドレス計算をして送信方向を決定
するためにその処理量は膨大になり、PUに対してパケ
ットの送信を指示するための処理によるオーバーヘッド
も大きく、結果的に通信時間が増大するという問題があ
った。
ける処理ユニット間のデータ通信制御方法テハ、CUが
全パケットについてアドレス計算をして送信方向を決定
するためにその処理量は膨大になり、PUに対してパケ
ットの送信を指示するための処理によるオーバーヘッド
も大きく、結果的に通信時間が増大するという問題があ
った。
本発明は上記問題点ヒルみ、PU間通信制御においてP
U内のパケットデータの送信情報をPUとCU内のレジ
スタで管理することにより、制御の簡素化1通信の高速
化を実現するn次元隣接結合された並列計Xaにおける
処理ユニット間のデータ通信制御方法である。
U内のパケットデータの送信情報をPUとCU内のレジ
スタで管理することにより、制御の簡素化1通信の高速
化を実現するn次元隣接結合された並列計Xaにおける
処理ユニット間のデータ通信制御方法である。
問題点を解決するための手段
上記問題点を解決するために本発明のn次元隣接結合さ
れた並列計算機における処理ユニット間のデータ通信制
御方法は、各PU、CU内の送信未終了の方向を示すn
ビットのレジスタ、および全PUの前記レジスタの各ビ
ットのORを取りCUの前記レジスタを更新するOR操
作部という1 構成を持つものであ
る。
れた並列計算機における処理ユニット間のデータ通信制
御方法は、各PU、CU内の送信未終了の方向を示すn
ビットのレジスタ、および全PUの前記レジスタの各ビ
ットのORを取りCUの前記レジスタを更新するOR操
作部という1 構成を持つものであ
る。
作用
本発明は上記した機構によって、n個のカウンタを持つ
パケットデータを受信したPUが、パケットカウンタの
非零な位置に対応するPU内レしスタ部の前記ビットを
セットし、その後、CUは全PUのレジスタのORをビ
ットごとに取り、CUのレジスタ部に格納することで前
記レジスタのセットされているビットが送信未終了の状
態を示すことで前記CUは、送信未終了の方向への送信
を全PUに一斉に指示し、レジスタ部の該当ビットが非
零なパケットデータを持つPUは自分のレジスタ部の前
記ビットをリセットし、パケットの該当カウンタの値を
1減じた後送信することで制御の簡素化1通信の高速化
を実現することを特徴とするn次元隣接結合された並列
計算機におけるPtJ間のデータ通信制御方法である。
パケットデータを受信したPUが、パケットカウンタの
非零な位置に対応するPU内レしスタ部の前記ビットを
セットし、その後、CUは全PUのレジスタのORをビ
ットごとに取り、CUのレジスタ部に格納することで前
記レジスタのセットされているビットが送信未終了の状
態を示すことで前記CUは、送信未終了の方向への送信
を全PUに一斉に指示し、レジスタ部の該当ビットが非
零なパケットデータを持つPUは自分のレジスタ部の前
記ビットをリセットし、パケットの該当カウンタの値を
1減じた後送信することで制御の簡素化1通信の高速化
を実現することを特徴とするn次元隣接結合された並列
計算機におけるPtJ間のデータ通信制御方法である。
実施例
以下本発明の一実施例の並列計算機における通信制御方
法について、図面を参照しながら説明する。第1図は本
発明の一実施例の全体の構成を示すプO−/り図で、C
UI、PU21〜2m、CU内レジスタ3.PU内レジ
スタ31〜3m、およびOR操作部4などから構成され
る。
法について、図面を参照しながら説明する。第1図は本
発明の一実施例の全体の構成を示すプO−/り図で、C
UI、PU21〜2m、CU内レジスタ3.PU内レジ
スタ31〜3m、およびOR操作部4などから構成され
る。
第2図は本発明の一実施例のレジスタの構成図で、ビッ
ト1〜ビフトn(51〜5n)などから構成される。
ト1〜ビフトn(51〜5n)などから構成される。
第3図は本発明の一実施例の送信されるパケットの構成
図で、カウンタl−カウンタn(61〜6n)、および
データ7などから構成される。
図で、カウンタl−カウンタn(61〜6n)、および
データ7などから構成される。
第4図は本発明の一実施例の2次元の場合のPUの結合
形態を示す説明図である。
形態を示す説明図である。
第5図は本発明の一実施例の2次元の場合の各PUのカ
ウンタとレジスタの送信前と送信後の様子を示した状態
図である。
ウンタとレジスタの送信前と送信後の様子を示した状態
図である。
第5図において、レジスタ、カウンタの第1ビツト目が
X方向、第2ビツト目がY方向をあられすとすると、最
初、CUのレジスタは両ビット共1 (送信未完了)で
あるから、まずX方向の送信を各PUに指示する。PU
lおよびPU3はカウンタ1が非零のパケットデータ1
.3を持つのでその値を1減少しレジスタの第1ピント
をリセットし、その後両パケットをX方向(PU2.P
U4)へ送信する。その結果、送信未終了パケットはY
方向のみが非零であるパケ−z)1.2がPtJ2に残
り、CUのレジスタの第2ビツトのみlとなって以下、
Y方向の送信が行われる。
X方向、第2ビツト目がY方向をあられすとすると、最
初、CUのレジスタは両ビット共1 (送信未完了)で
あるから、まずX方向の送信を各PUに指示する。PU
lおよびPU3はカウンタ1が非零のパケットデータ1
.3を持つのでその値を1減少しレジスタの第1ピント
をリセットし、その後両パケットをX方向(PU2.P
U4)へ送信する。その結果、送信未終了パケットはY
方向のみが非零であるパケ−z)1.2がPtJ2に残
り、CUのレジスタの第2ビツトのみlとなって以下、
Y方向の送信が行われる。
発明の効果
以上述べてきたように、本発明によればn次元隣接結合
された並列計算機における処理ユニット間でデータ通信
制御を行う場合、従来のようにCUが一括してパケット
を管理して全PUに指示を与えるのではなく、レジスタ
を用いることでCUの通信制御時間を短縮できるという
効果が得られる。
された並列計算機における処理ユニット間でデータ通信
制御を行う場合、従来のようにCUが一括してパケット
を管理して全PUに指示を与えるのではなく、レジスタ
を用いることでCUの通信制御時間を短縮できるという
効果が得られる。
第1図は本発明の一実施例の全体の構成を示すブロック
図、第2図は本発明の一実施例のレジスタの構成図、第
3図は本発明の一実施例の送信されるパケットの構成図
、第4図は本発明の一実施例の2次元の場合のPtJの
結合状態を示す説明図、第5図は本発明の一実施例の2
次元の場合の各PUOカウンタとレジスタの送信前と送
信後の様子を示した状態図である。 l・・・・・・制御−L ニント、21〜2m・・・・
・・処理ユニット1〜処理ユニツトm、3・・・・・・
CU内レジスタ、31〜3m・・・・・・PU内レしス
タ1〜PU内レジスタm、4・・・・・・OR処理部、
51〜5m・・・・・・ビット1〜ビツトm、61〜6
n・・・・・・カウンタ1〜カウンタn、7・・・・・
・データ、9・・・・・・行先アドレス。 代理人の氏名 弁理士 中尾敏男 ほか1名/−−−葡
(柳ユニット 21〜2m−m−処理ユニット 3−−−Cu内レしズタ 31〜3m−−− PLL 1”Tレジズタ7J、
I Ul!i
4−−−OR探’r
%部第 2 図 51〜5n−・−
ビ・ソト第4図 第5図
図、第2図は本発明の一実施例のレジスタの構成図、第
3図は本発明の一実施例の送信されるパケットの構成図
、第4図は本発明の一実施例の2次元の場合のPtJの
結合状態を示す説明図、第5図は本発明の一実施例の2
次元の場合の各PUOカウンタとレジスタの送信前と送
信後の様子を示した状態図である。 l・・・・・・制御−L ニント、21〜2m・・・・
・・処理ユニット1〜処理ユニツトm、3・・・・・・
CU内レジスタ、31〜3m・・・・・・PU内レしス
タ1〜PU内レジスタm、4・・・・・・OR処理部、
51〜5m・・・・・・ビット1〜ビツトm、61〜6
n・・・・・・カウンタ1〜カウンタn、7・・・・・
・データ、9・・・・・・行先アドレス。 代理人の氏名 弁理士 中尾敏男 ほか1名/−−−葡
(柳ユニット 21〜2m−m−処理ユニット 3−−−Cu内レしズタ 31〜3m−−− PLL 1”Tレジズタ7J、
I Ul!i
4−−−OR探’r
%部第 2 図 51〜5n−・−
ビ・ソト第4図 第5図
Claims (1)
- n次元隣接結合された並列計算機における処理ユニット
間通信において、前記処理ユニットと前記処理ユニット
を制御する制御ユニットにそれぞれnビットのレジスタ
部を設け、各カウンタがその次元方向への残存送信距離
を示すようなn個のカウンタを持つ処理ユニット間を移
動するパケットデータを受信した処理ユニットが、パケ
ットカウンタの非零な位置に対応する前記レジスタ部の
前記ビットをセットし、その後、制御ユニットは全処理
ユニットのレジスタのORをビットごとに取り、制御ユ
ニットの前記レジスタ部に格納することで前記レジスタ
のセットされているビットが送信未終了の状態を示すこ
とで前記制御ユニットは、送信未終了の方向への送信を
全処理ユニットに一斉に指示し、レジスタ部の該当ビッ
トが非零なパケットデータを持つ処理ユニットは自分の
レジスタ部の前記ビットをリセットし、パケットの該当
カウンタの値を1減じた後送信することを特徴とする並
列計算機における通信制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9891087A JPS63263556A (ja) | 1987-04-22 | 1987-04-22 | 並列計算機における通信制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9891087A JPS63263556A (ja) | 1987-04-22 | 1987-04-22 | 並列計算機における通信制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63263556A true JPS63263556A (ja) | 1988-10-31 |
Family
ID=14232287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9891087A Pending JPS63263556A (ja) | 1987-04-22 | 1987-04-22 | 並列計算機における通信制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63263556A (ja) |
-
1987
- 1987-04-22 JP JP9891087A patent/JPS63263556A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005849A (en) | Full-duplex communication processor which can be used for fibre channel frames | |
JP2660422B2 (ja) | 動作モード設定可能なlan間結合装置 | |
JPH06237285A (ja) | ハイレベルデータリンクコントローラ(hdlc)受信機ステートマシン | |
JPH03153147A (ja) | フレーム構成装置 | |
WO1999016177A2 (en) | Communication processor having buffer list modifier control bits | |
JP2001524713A (ja) | 埋め込みプロセッサ及びホストプロセッサ用の、その間における見かけ上のネットワークインターフェイス | |
US5677910A (en) | High performance two-port transport LAN bridge | |
JPS63263556A (ja) | 並列計算機における通信制御方法 | |
JPH07117945B2 (ja) | 並列計算機における同期通信方法 | |
US3284774A (en) | Information transfer system | |
JP2821205B2 (ja) | 通信プロトコル高速処理方法 | |
JPH023344B2 (ja) | ||
JPS61195439A (ja) | リモ−トフアイルアクセス方式 | |
JP2696105B2 (ja) | ネットワーク相互接続回路 | |
JP2793391B2 (ja) | バス能力制御方式 | |
JPH04195447A (ja) | 清報処理端末のシリアル通信制御装置 | |
JP2586157B2 (ja) | システム制御装置 | |
JPS59140552A (ja) | 計算機間通信方式 | |
JPH0816892B2 (ja) | コンピュータインターフェイス | |
JPS62193440A (ja) | 送信バツフア制御方式 | |
JPH06252979A (ja) | 非同期シリアルデータ伝送方法 | |
JPS6367850A (ja) | フレ−ム受信バツフア制御方式 | |
JPS63164548A (ja) | 伝送装置 | |
JPS5934748A (ja) | 送信ステ−トメント実行方式 | |
JPH02293952A (ja) | データ送受信制御方式 |