JPS63261854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63261854A JPS63261854A JP9776087A JP9776087A JPS63261854A JP S63261854 A JPS63261854 A JP S63261854A JP 9776087 A JP9776087 A JP 9776087A JP 9776087 A JP9776087 A JP 9776087A JP S63261854 A JPS63261854 A JP S63261854A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- insulation film
- wiring
- semiconductor element
- element region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 9
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線を
含む半導体装置の製造方法に関する。
含む半導体装置の製造方法に関する。
半導体装置の高集積化技術の一つとして多層配線技術が
用いられている。
用いられている。
第２図（ａｌ〜（Ｃ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
第２図（ａ）に示すように、半導体基板１の表面に拡散
領域２を設け、全面に酸化シリコン膜３を形成した後拡
散領域２を含む半導体素子領域上の酸化シリコン膜３に
配線接続用窓を設け、該配線接続用窓の半導体素子領域
と電気的接就を有するアルミエワム配線６ｔ−選択的に
設け下層配線とする。
領域２を設け、全面に酸化シリコン膜３を形成した後拡
散領域２を含む半導体素子領域上の酸化シリコン膜３に
配線接続用窓を設け、該配線接続用窓の半導体素子領域
と電気的接就を有するアルミエワム配線６ｔ−選択的に
設け下層配線とする。
次に、第２図（ｂ）に示すように、全面に窒化シリコン
膜９を１μｍの厚さに堆積させ、アルミニワム配線６の
上の窒化シリコン膜９に開口部１０を設ける。
膜９を１μｍの厚さに堆積させ、アルミニワム配線６の
上の窒化シリコン膜９に開口部１０を設ける。
次に、第２図（ａに示すように、開口部１０のアルミニ
ウム配線６と電気的接続を有し窒化シリコン膜上に延在
するアルミニウム配線８を設け上層配線とする。
ウム配線６と電気的接続を有し窒化シリコン膜上に延在
するアルミニウム配線８を設け上層配線とする。
上述した従来の半導体装置の製造方法は、窒化シリコン
膜上に設けた開口部の断面が角張り、上層配線が絶縁膜
の開口部で断線しやすいという問題点がある。
膜上に設けた開口部の断面が角張り、上層配線が絶縁膜
の開口部で断線しやすいという問題点がある。
本発明の目的は、絶縁膜の開口部における配線の断線事
故を解消する半導体装置の製造方法を提供することにあ
る。
故を解消する半導体装置の製造方法を提供することにあ
る。
本発明の半導体装置の製造方法は、半導体素子領域を有
する半導体基板上に前記半導体素子領域の配線接続用窓
を有する下層絶縁膜を設け該下層絶縁膜の上に金属柱を
選択的に設ける工程と、該金属柱を被覆し且つ前記窓の
前記半導体素子領域と接続する下層配線を設ける工程と
、全面を覆い表面が平滑面をなす上層絶縁膜を形成し異
方性エッチング法により前記金属往上の前記下層配線−
ｉｔちょうど露出するように前記上層絶縁膜を除去する
工程と、露出した前記下層配線と接続し前記上層絶縁膜
上に延在する上層配線を形成する工程とを含んで構成さ
れる。
する半導体基板上に前記半導体素子領域の配線接続用窓
を有する下層絶縁膜を設け該下層絶縁膜の上に金属柱を
選択的に設ける工程と、該金属柱を被覆し且つ前記窓の
前記半導体素子領域と接続する下層配線を設ける工程と
、全面を覆い表面が平滑面をなす上層絶縁膜を形成し異
方性エッチング法により前記金属往上の前記下層配線−
ｉｔちょうど露出するように前記上層絶縁膜を除去する
工程と、露出した前記下層配線と接続し前記上層絶縁膜
上に延在する上層配線を形成する工程とを含んで構成さ
れる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
第１図（ａｌに示すように、半導体基板ｌの表面に拡散
領域２ｔ−設け、全面に酸化シリコン膜３を形成した後
拡散領域２ｔ−含む半導体素子領域上の酸化シリコン膜
３に配線形成用窓４を設け、酸化シリコン膜３の上にア
ルミニウム柱５を選択的に設ける。
領域２ｔ−設け、全面に酸化シリコン膜３を形成した後
拡散領域２ｔ−含む半導体素子領域上の酸化シリコン膜
３に配線形成用窓４を設け、酸化シリコン膜３の上にア
ルミニウム柱５を選択的に設ける。
次に、第１図（ｂ）に示すように、窓４の半導体素子領
域と電気的接続を有し且つアルミニウム柱５を被覆する
デルミニクム配線６を選択的に設け下層配線とする。
域と電気的接続を有し且つアルミニウム柱５を被覆する
デルミニクム配線６を選択的に設け下層配線とする。
このとき、アルミニウム柱５は必ずしも全表面を覆う必
要はなく、アルミニウム配線６の側面と一致する面にア
ルミニウム柱５が露出していてもよく。その分アルミニ
クム配線６の幅を狭くすることができる。
要はなく、アルミニウム配線６の側面と一致する面にア
ルミニウム柱５が露出していてもよく。その分アルミニ
クム配線６の幅を狭くすることができる。
次に、第１図（Ｃ１に示すように、全面を覆い表面が平
滑面になるようにポリイミド系樹脂７を塗布して硬化さ
せる。
滑面になるようにポリイミド系樹脂７を塗布して硬化さ
せる。
次に、第１図（ｄｌに示すように、異方性エツチング法
により、アルミニウム柱５の上を被覆するアルミニウム
配線６の上面がちょうど露出するように、ポリイミド系
樹脂膜７の表面を除去し、露出したアルミニウム配線６
と接硬しポリイミド系樹脂膜７の上に延在するアルミニ
ウム配線８を選択的に形成して上層配線とする。
により、アルミニウム柱５の上を被覆するアルミニウム
配線６の上面がちょうど露出するように、ポリイミド系
樹脂膜７の表面を除去し、露出したアルミニウム配線６
と接硬しポリイミド系樹脂膜７の上に延在するアルミニ
ウム配線８を選択的に形成して上層配線とする。
ここで、ポリイミド系樹脂膜７の代夛にスピンオングラ
ス法で形成し九シリカフィルムを使用してもよい。また
、アルミニウム柱５は、チタ゛ニクムのような高融点金
属で形成しても同様の効果が得られる。
ス法で形成し九シリカフィルムを使用してもよい。また
、アルミニウム柱５は、チタ゛ニクムのような高融点金
属で形成しても同様の効果が得られる。
以上説明したように、本発明は、下層絶縁膜の上に選択
的に形成した金属柱を被覆する下層配線を形成し、全面
を覆い表面を平滑化した上層絶縁膜に金属柱上の下層配
線がちょうど露出するようにして上層配線と下層配線と
を接続することにょシ、従来の絶縁膜の開口部における
配線の断線事故を解消した半導体装置が製造できるとい
う効果を有する。
的に形成した金属柱を被覆する下層配線を形成し、全面
を覆い表面を平滑化した上層絶縁膜に金属柱上の下層配
線がちょうど露出するようにして上層配線と下層配線と
を接続することにょシ、従来の絶縁膜の開口部における
配線の断線事故を解消した半導体装置が製造できるとい
う効果を有する。
第１図（ａｌ〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（Ｃ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・・・・半導体基板、２・・・・・・拡散領域、
３・・・・・・酸化シリコン膜、４・・・・・・窓、５
・・・・・・アルミニウム柱、６・・・・・・アルミニ
９ム配線、７・・・・・・ポリイミド系重相、８・・・
・・・アルミニウム配線、９・・・・・・窒化クリコン
膜、１０・・・・・・開口部。 半Ｉ図
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（Ｃ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・・・・半導体基板、２・・・・・・拡散領域、
３・・・・・・酸化シリコン膜、４・・・・・・窓、５
・・・・・・アルミニウム柱、６・・・・・・アルミニ
９ム配線、７・・・・・・ポリイミド系重相、８・・・
・・・アルミニウム配線、９・・・・・・窒化クリコン
膜、１０・・・・・・開口部。 半Ｉ図
Claims (1)
- 半導体素子領域を有する半導体基板上に前記半導体素子
領域の配線接続用窓を有する下層絶縁膜を設け該下層絶
縁膜の上に金属柱を選択的に設ける工程と、該金属柱を
被覆し且つ前記窓の前記半導体素子領域と接続する下層
配線を設ける工程と、全面を覆い表面が平滑面をなす上
層絶縁膜を形成し異方性エッチング法により前記金属柱
上の前記下層配線がちようど露出するように前記上層絶
縁膜を除去する工程と、露出した前記下層配線と接続し
前記上層絶縁膜上に延在する上層配線を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9776087A JPS63261854A (ja) | 1987-04-20 | 1987-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9776087A JPS63261854A (ja) | 1987-04-20 | 1987-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63261854A true JPS63261854A (ja) | 1988-10-28 |
Family
ID=14200830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9776087A Pending JPS63261854A (ja) | 1987-04-20 | 1987-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63261854A (ja) |
-
1987
- 1987-04-20 JP JP9776087A patent/JPS63261854A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63261854A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS60227444A (ja) | 半導体装置 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPH0577185B2 (ja) | ||
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6146973B2 (ja) | ||
| JPS63107045A (ja) | 半導体装置 | |
| JPH06140406A (ja) | バンプを備える半導体素子 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH01152648A (ja) | 半導体装置 | |
| JPS60150650A (ja) | 半導体装置の製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH03291936A (ja) | 半導体装置の製造方法 | |
| JPH06204344A (ja) | 半導体装置の製造方法 | |
| JP2000114299A (ja) | 半導体集積装置およびその製造方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS6399550A (ja) | 半導体装置の製造方法 | |
| JPS63204745A (ja) | 半導体装置の製造方法 |