JPS63255993A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS63255993A JPS63255993A JP9120187A JP9120187A JPS63255993A JP S63255993 A JPS63255993 A JP S63255993A JP 9120187 A JP9120187 A JP 9120187A JP 9120187 A JP9120187 A JP 9120187A JP S63255993 A JPS63255993 A JP S63255993A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- board
- circuit
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010903 husk Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、回路基板に簡密度夫装全した混成集積回路
装置に関する。
装置に関する。
従来の藺果績の混成集積回路装置は第３図に示すように
なっていた。ｌは本体基板で、プリント配線などによる
回路配線（図示は略す）が施されており、抵抗、コンデ
ンサなど電気部品２が装着されている。３，４は混成集
積ｌ１ｇＪ路基板（以下「回路基板」と称する）で、そ
れぞれ多数のクリップリード５が取付けられている。こ
れらのクリップリード５の下端部は本体基板１のスルー
ホールフに挿入されはんだ結合されて取付けられている
。
なっていた。ｌは本体基板で、プリント配線などによる
回路配線（図示は略す）が施されており、抵抗、コンデ
ンサなど電気部品２が装着されている。３，４は混成集
積ｌ１ｇＪ路基板（以下「回路基板」と称する）で、そ
れぞれ多数のクリップリード５が取付けられている。こ
れらのクリップリード５の下端部は本体基板１のスルー
ホールフに挿入されはんだ結合されて取付けられている
。
上記回路基板３部を第４図に示す。回路基板３にはプリ
ント配線などによる回路−巌（図示は略す〕が施されて
おり、両面には半得体菓子など電子回路部品６が多数個
装着されている。仁の（ロ）路内電気的に接続されてい
る。ｉｇｌ路基板基板４路基板３と同様に（稗成されて
いる。
ント配線などによる回路−巌（図示は略す〕が施されて
おり、両面には半得体菓子など電子回路部品６が多数個
装着されている。仁の（ロ）路内電気的に接続されてい
る。ｉｇｌ路基板基板４路基板３と同様に（稗成されて
いる。
第５図は上記４３図の装置よＶ果槓密度を増した従来の
装置の他の例を示す。本体基板１上に間隔をあけ回路基
板３がクリップリード５を介し装着されている。この回
路基板３上万にこれより犬きくした回路基板８が、間隔
をあけてクリップリード９により装着されている。この
回路基板８には両面に電子回路部品６が両面に表情され
ている。
装置の他の例を示す。本体基板１上に間隔をあけ回路基
板３がクリップリード５を介し装着されている。この回
路基板３上万にこれより犬きくした回路基板８が、間隔
をあけてクリップリード９により装着されている。この
回路基板８には両面に電子回路部品６が両面に表情され
ている。
上記のような従来の混成集積回路装置では、本体基板１
は非常に多数のスルーホール７ｔ−設けなければならず
、配線もそれだけ複雑化するという問題点があった。ま
た、各回路基板３，４．８をそれぞれ本体基板１に装着
しなければならず、本体基板１が大きくなり、そのうえ
、作業が面倒で時間がかかるという問題点がめった。
は非常に多数のスルーホール７ｔ−設けなければならず
、配線もそれだけ複雑化するという問題点があった。ま
た、各回路基板３，４．８をそれぞれ本体基板１に装着
しなければならず、本体基板１が大きくなり、そのうえ
、作業が面倒で時間がかかるという問題点がめった。
この発明は、このような問題点を解決するためになされ
たもので、本体基板が小さくても高密度実装ができ、複
数の回路基板の本体基板への装着作業を容易にした混成
集積回路装置を得ることを目的としている。
たもので、本体基板が小さくても高密度実装ができ、複
数の回路基板の本体基板への装着作業を容易にした混成
集積回路装置を得ることを目的としている。
この発明にかかる混成集積回路装置は、（子回路部品が
牧Ｎされた回路基板を複数枚間隔をあけて重ね、共通の
クリップリード複数本により本体基板に取付け、電気的
１機械的に結合したものである。
牧Ｎされた回路基板を複数枚間隔をあけて重ね、共通の
クリップリード複数本により本体基板に取付け、電気的
１機械的に結合したものである。
この発明においては、間隔をあけ重ねられた複数枚の回
路基板が、共通の？Ｊ故本のクリップリードを介し一度
に本体基板に装看される。
路基板が、共通の？Ｊ故本のクリップリードを介し一度
に本体基板に装看される。
Ｍ１図はこの発明による混成集積回路装置の一実施例を
示す。図において、１１は本体基板で、プリント配線な
どによる（ｇｌｌ副配線図示は略す）が施され、回路部
品２が表情されている。１３及び１４は間隔をあけ重ね
て配置された回路基板で、それぞれプリント配線（図示
は略す〕などの回路−猟が施されてあり、両面に電子回
路部品６が袋着されである。
示す。図において、１１は本体基板で、プリント配線な
どによる（ｇｌｌ副配線図示は略す）が施され、回路部
品２が表情されている。１３及び１４は間隔をあけ重ね
て配置された回路基板で、それぞれプリント配線（図示
は略す〕などの回路−猟が施されてあり、両面に電子回
路部品６が袋着されである。
これらの回路基板１３及び１４は、第２図に示すように
、両側に共通の複数木兄のクリップリード１５の谷クラ
ンプ部１５ａ及び１５ｂ Ｋ−すれぞれ挾付けられ、は
んだ浸凍法などで双方が同時に結合されている。
、両側に共通の複数木兄のクリップリード１５の谷クラ
ンプ部１５ａ及び１５ｂ Ｋ−すれぞれ挾付けられ、は
んだ浸凍法などで双方が同時に結合されている。
この組立体を４１図に示すように、本体基板１１の各ス
ルーホール１フに各クリップリード１５の下端部を挿入
しはんだ結合する。こうして、本体基板１１を犬さくす
ることなく、尚警度化された混成集積回路装置が得られ
る。
ルーホール１フに各クリップリード１５の下端部を挿入
しはんだ結合する。こうして、本体基板１１を犬さくす
ることなく、尚警度化された混成集積回路装置が得られ
る。
上記実施例では回路基板を２枚配置したが、３枚以上で
もよく、各回路基板間の電気的接続は、あらかじめ、ク
リープリード１５との配＃ｉ１ヲ計画し施しておけばよ
い。
もよく、各回路基板間の電気的接続は、あらかじめ、ク
リープリード１５との配＃ｉ１ヲ計画し施しておけばよ
い。
また、回路基板のクリップリード１５の引出し位置は、
２方向（ＤＩＬ）に限らず、４方向（ＱＩＩ、）でも通
用できるものである。
２方向（ＤＩＬ）に限らず、４方向（ＱＩＩ、）でも通
用できるものである。
さらに、クリップリードの本体基板１１への取付けは、
スルーホール１７に限らず、フラットパック方式のよう
にフェースボンディング手段によってもよい。
スルーホール１７に限らず、フラットパック方式のよう
にフェースボンディング手段によってもよい。
以上のように、この発明によれに、電子回路部品が袋着
された回路基板を複数枚［８」崗をめけ里ね、複数本の
共通のクリップリードを弁し不捧丞敏に電気的、機械的
に結合したので、ａ数枚の回路基板が作業性よく本体基
板に取付けられ、高密度実装が得られる。
された回路基板を複数枚［８」崗をめけ里ね、複数本の
共通のクリップリードを弁し不捧丞敏に電気的、機械的
に結合したので、ａ数枚の回路基板が作業性よく本体基
板に取付けられ、高密度実装が得られる。
第１図はこの発明による混成集積回路装置の一実施例を
示す斜視図、第２図は第１図の上下の混成集積回路基板
部の正面図、第３図は従来の混成集積回路装置を示す斜
視図、第４図は第３図の混成集積回路基板部の正面図、
第５図は従来の装置の他の例を示す正面図である。 ２・・・回路部品、６・・・電子回路部品、１１・・・
本体基板、１３．１４・・−混成集積回路基板、１５・
・・クリップリード、 １５ａ、１５ｂ・・・クランプ
部、１７・・・スルーホール。 なお、図中同一符号は同−又は相当部分を示す。
示す斜視図、第２図は第１図の上下の混成集積回路基板
部の正面図、第３図は従来の混成集積回路装置を示す斜
視図、第４図は第３図の混成集積回路基板部の正面図、
第５図は従来の装置の他の例を示す正面図である。 ２・・・回路部品、６・・・電子回路部品、１１・・・
本体基板、１３．１４・・−混成集積回路基板、１５・
・・クリップリード、 １５ａ、１５ｂ・・・クランプ
部、１７・・・スルーホール。 なお、図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）回路配線が施され回路部品を装着した本体基板、
それぞれ回路配線が施され多数の電子回路部品が装着さ
れた複数枚の集積回路基板、及びこれらの集積回路基板
を上下の各クランプ部で挾付け上下に間隔をあけて結合
しており、下端部が上記本体基板に結合された複数本宛
のクリップリードを備えた混成集積回路装置。 - （２）クリップリードは下端部が本体基板のスルーホー
ルに挿入され結合された特許請求の範囲第１項記載の混
成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9120187A JPS63255993A (ja) | 1987-04-13 | 1987-04-13 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9120187A JPS63255993A (ja) | 1987-04-13 | 1987-04-13 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63255993A true JPS63255993A (ja) | 1988-10-24 |
Family
ID=14019821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9120187A Pending JPS63255993A (ja) | 1987-04-13 | 1987-04-13 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63255993A (ja) |
-
1987
- 1987-04-13 JP JP9120187A patent/JPS63255993A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05102648A (ja) | プリント基板 | |
| JPH03145186A (ja) | 半導体モジュール | |
| JPS63255993A (ja) | 混成集積回路装置 | |
| JPS60109296A (ja) | 印刷配線基板の接続方法 | |
| JPS60254695A (ja) | 高密度実装構造 | |
| JPH0535582Y2 (ja) | ||
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPS5992595A (ja) | プリント基板接続装置 | |
| JPS59180470U (ja) | プリント基板の接続構造 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPH0636593Y2 (ja) | 複合集積回路装置 | |
| JPS5878678U (ja) | プリント基板装置 | |
| JPS5986285A (ja) | プリント基板接続装置 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS60955U (ja) | 端子付プリント配線基板 | |
| JPS60155185U (ja) | 表示装置 | |
| JPS62243393A (ja) | プリント基板 | |
| JPS5899863U (ja) | 混成集積回路 | |
| JPS59121856U (ja) | プリント基板 | |
| JPS59171190A (ja) | プリント基板装置 | |
| JPS61160994A (ja) | プリント基板の実装方法 | |
| JPH05235239A (ja) | ハイブリッドｉｃの接続法 | |
| JPH02148316A (ja) | 半導体装置カード | |
| JPS62274695A (ja) | 多層配線基板 |