JPS63255993A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS63255993A
JPS63255993A JP9120187A JP9120187A JPS63255993A JP S63255993 A JPS63255993 A JP S63255993A JP 9120187 A JP9120187 A JP 9120187A JP 9120187 A JP9120187 A JP 9120187A JP S63255993 A JPS63255993 A JP S63255993A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
board
circuit
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9120187A
Other languages
English (en)
Inventor
正行 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9120187A priority Critical patent/JPS63255993A/ja
Publication of JPS63255993A publication Critical patent/JPS63255993A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回路基板に簡密度夫装全した混成集積回路
装置に関する。
〔従来の孜悄〕
従来の藺果績の混成集積回路装置は第3図に示すように
なっていた。lは本体基板で、プリント配線などによる
回路配線(図示は略す)が施されており、抵抗、コンデ
ンサなど電気部品2が装着されている。3,4は混成集
積l1gJ路基板(以下「回路基板」と称する)で、そ
れぞれ多数のクリップリード5が取付けられている。こ
れらのクリップリード5の下端部は本体基板1のスルー
ホールフに挿入されはんだ結合されて取付けられている
上記回路基板3部を第4図に示す。回路基板3にはプリ
ント配線などによる回路−巌(図示は略す〕が施されて
おり、両面には半得体菓子など電子回路部品6が多数個
装着されている。仁の(ロ)路内電気的に接続されてい
る。igl路基板基板4路基板3と同様に(稗成されて
いる。
第5図は上記43図の装置よV果槓密度を増した従来の
装置の他の例を示す。本体基板1上に間隔をあけ回路基
板3がクリップリード5を介し装着されている。この回
路基板3上万にこれより犬きくした回路基板8が、間隔
をあけてクリップリード9により装着されている。この
回路基板8には両面に電子回路部品6が両面に表情され
ている。
〔発明が解決しようとする問題点〕
上記のような従来の混成集積回路装置では、本体基板1
は非常に多数のスルーホール7t−設けなければならず
、配線もそれだけ複雑化するという問題点があった。ま
た、各回路基板3,4.8をそれぞれ本体基板1に装着
しなければならず、本体基板1が大きくなり、そのうえ
、作業が面倒で時間がかかるという問題点がめった。
この発明は、このような問題点を解決するためになされ
たもので、本体基板が小さくても高密度実装ができ、複
数の回路基板の本体基板への装着作業を容易にした混成
集積回路装置を得ることを目的としている。
〔問題点を解決するための手段〕
この発明にかかる混成集積回路装置は、(子回路部品が
牧Nされた回路基板を複数枚間隔をあけて重ね、共通の
クリップリード複数本により本体基板に取付け、電気的
1機械的に結合したものである。
〔作用〕
この発明においては、間隔をあけ重ねられた複数枚の回
路基板が、共通の?J故本のクリップリードを介し一度
に本体基板に装看される。
〔実施例〕
M1図はこの発明による混成集積回路装置の一実施例を
示す。図において、11は本体基板で、プリント配線な
どによる(gll副配線図示は略す)が施され、回路部
品2が表情されている。13及び14は間隔をあけ重ね
て配置された回路基板で、それぞれプリント配線(図示
は略す〕などの回路−猟が施されてあり、両面に電子回
路部品6が袋着されである。
これらの回路基板13及び14は、第2図に示すように
、両側に共通の複数木兄のクリップリード15の谷クラ
ンプ部15a及び15b K−すれぞれ挾付けられ、は
んだ浸凍法などで双方が同時に結合されている。
この組立体を41図に示すように、本体基板11の各ス
ルーホール1フに各クリップリード15の下端部を挿入
しはんだ結合する。こうして、本体基板11を犬さくす
ることなく、尚警度化された混成集積回路装置が得られ
る。
上記実施例では回路基板を2枚配置したが、3枚以上で
もよく、各回路基板間の電気的接続は、あらかじめ、ク
リープリード15との配#i1ヲ計画し施しておけばよ
い。
また、回路基板のクリップリード15の引出し位置は、
2方向(DIL)に限らず、4方向(QII、)でも通
用できるものである。
さらに、クリップリードの本体基板11への取付けは、
スルーホール17に限らず、フラットパック方式のよう
にフェースボンディング手段によってもよい。
〔発明の効果〕
以上のように、この発明によれに、電子回路部品が袋着
された回路基板を複数枚[8」崗をめけ里ね、複数本の
共通のクリップリードを弁し不捧丞敏に電気的、機械的
に結合したので、a数枚の回路基板が作業性よく本体基
板に取付けられ、高密度実装が得られる。
【図面の簡単な説明】
第1図はこの発明による混成集積回路装置の一実施例を
示す斜視図、第2図は第1図の上下の混成集積回路基板
部の正面図、第3図は従来の混成集積回路装置を示す斜
視図、第4図は第3図の混成集積回路基板部の正面図、
第5図は従来の装置の他の例を示す正面図である。 2・・・回路部品、6・・・電子回路部品、11・・・
本体基板、13.14・・−混成集積回路基板、15・
・・クリップリード、 15a、15b・・・クランプ
部、17・・・スルーホール。 なお、図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)回路配線が施され回路部品を装着した本体基板、
    それぞれ回路配線が施され多数の電子回路部品が装着さ
    れた複数枚の集積回路基板、及びこれらの集積回路基板
    を上下の各クランプ部で挾付け上下に間隔をあけて結合
    しており、下端部が上記本体基板に結合された複数本宛
    のクリップリードを備えた混成集積回路装置。
  2. (2)クリップリードは下端部が本体基板のスルーホー
    ルに挿入され結合された特許請求の範囲第1項記載の混
    成集積回路装置。
JP9120187A 1987-04-13 1987-04-13 混成集積回路装置 Pending JPS63255993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9120187A JPS63255993A (ja) 1987-04-13 1987-04-13 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9120187A JPS63255993A (ja) 1987-04-13 1987-04-13 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS63255993A true JPS63255993A (ja) 1988-10-24

Family

ID=14019821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9120187A Pending JPS63255993A (ja) 1987-04-13 1987-04-13 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS63255993A (ja)

Similar Documents

Publication Publication Date Title
JPH05102648A (ja) プリント基板
JPH03145186A (ja) 半導体モジュール
JPS63255993A (ja) 混成集積回路装置
JPS60109296A (ja) 印刷配線基板の接続方法
JPS60254695A (ja) 高密度実装構造
JPH0535582Y2 (ja)
JPS631093A (ja) 電子部品搭載用基板装置
JPS5992595A (ja) プリント基板接続装置
JPS59180470U (ja) プリント基板の接続構造
JPH03225890A (ja) 印刷配線基板
JPH0745977Y2 (ja) 基板接続構造
JPH0636593Y2 (ja) 複合集積回路装置
JPS5878678U (ja) プリント基板装置
JPS5986285A (ja) プリント基板接続装置
JPH0548239A (ja) 回路基板の形成方法
JPS60955U (ja) 端子付プリント配線基板
JPS60155185U (ja) 表示装置
JPS62243393A (ja) プリント基板
JPS5899863U (ja) 混成集積回路
JPS59121856U (ja) プリント基板
JPS59171190A (ja) プリント基板装置
JPS61160994A (ja) プリント基板の実装方法
JPH05235239A (ja) ハイブリッドicの接続法
JPH02148316A (ja) 半導体装置カード
JPS62274695A (ja) 多層配線基板