JPS6325543B2 - - Google Patents

Info

Publication number
JPS6325543B2
JPS6325543B2 JP58144651A JP14465183A JPS6325543B2 JP S6325543 B2 JPS6325543 B2 JP S6325543B2 JP 58144651 A JP58144651 A JP 58144651A JP 14465183 A JP14465183 A JP 14465183A JP S6325543 B2 JPS6325543 B2 JP S6325543B2
Authority
JP
Japan
Prior art keywords
signal
circuit
resistor
amplifier
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58144651A
Other languages
English (en)
Other versions
JPS6035838A (ja
Inventor
Kazutoshi Hirohashi
Yukinobu Ishigaki
Koshin Namiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP58144651A priority Critical patent/JPS6035838A/ja
Priority to EP84109445A priority patent/EP0136482B1/en
Priority to DE8484109445T priority patent/DE3478078D1/de
Priority to US06/638,779 priority patent/US4577161A/en
Publication of JPS6035838A publication Critical patent/JPS6035838A/ja
Publication of JPS6325543B2 publication Critical patent/JPS6325543B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーデイオ機器、ラジオ受信機、テ
レビジヨン受像機、ビデオ・テープ・レコーダ、
ビデオ・デイスク・プレーヤなどにおけるオーデ
イオ信号系へ外部から混入したパルス性雑音の低
減が、聴感的に良好に行なわれうるようにしたパ
ルス性雑音の低減装置に関するものである。
(従来技術) オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば、自動車のイグニ
ツシヨン雑音あるいは他の電気機器で発生したパ
ルス性雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。
そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断(利得をゼロまで
低下させる……スケルチ回路の採用)して、パル
ス性雑音の低減を図かろうとする方法、(ロ)パルス
性雑音の期間における信号の信号レベルをパルス
性雑音の期間の直前の信号レベルに保持して、パ
ルス性雑音の低減を図かろうとする方法、などが
最も一般的な雑音の低減手段として実用されて来
ているが、これらの(イ),(ロ)の手段ではパルス性雑
音の期間中に信号が欠落するという欠点があり、
また、前記した(イ),(ロ)の手段の適用によつても、
雑音の低減効果が充分に得られないということが
問題となつていた。
ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデイジタル機器などで採用されて
はいるが、それの実施に当つては、複雑高価な回
路の使用が必要とされるために、このような解決
手段は一般的なオーデイオ機器には応用されてい
ない。
さて、上記のように、信号中に混入しているパ
ルス性雑音の低減を行なつた場合に、パルス性雑
音の存在期間と対応して信号の欠落が生じるので
は、パルス性雑音の低減によつても良好な品質の
オーデイオ信号が得られないということが問題と
なり、また、前記した問題点の解決のための信号
の欠落部分の補間に際して、複雑で高価な回路の
使用が必要とされるということは、一般的なオー
デイオ機器に対する適用が困難であるということ
が問題となる。
本出願人会社では上記の従来の問題点を解決す
るために、先に微分回路と、サンプルホールド回
路、及び入力オーデイオ信号中のパルス性雑音が
生じている期間における希望信号の傾斜情報を有
する信号や制御信号が供給されることによつて、
入力オーデイオ信号中のパルス性雑音の除去動作
と、パルス性雑音が生じている期間における希望
信号に対する直線補間動作とが行なわれうるよう
に構成された信号補正回路などよりなる簡単な回
路構成のアナログ回路によつて、パルス性雑音の
生じている期間における信号の欠落部分が補間で
きるような補正信号を作り出し、それにより品質
の良好なオーデイオ信号が得られるようにしたパ
ルス性雑音の低減装置を提案した。
第1図は前記した既提案のパルス性雑音の低減
装置のブロツク図であつて、この第1図におい
て、1はパルス性雑音が混入されている入力オー
デイオ信号S1の入力端子、2は遅延回路、
CSGはパルス性雑音検出回路15とパルス整形
回路16とによつて構成されている制御信号発生
回路であつて、この制御信号発生回路CSGから
は、入力オーデイオ信号S1に混入されているパ
ルス性雑音の存在する期間と対応するパルス巾の
制御信号S2が発生される。
前記した制御信号発生回路CSGから発生され
る制御信号S2は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号
発生回路CSGにおいて、入力オーデイオ信号中
に混入されているパルス性雑音を検出し、それに
応じて前記のパルス性雑音の存在する期間と対応
するパルス巾の制御信号S2が発生されるまでに
は、使用されるパルス性雑音の検出回路15の動
作特性に応じて定まる所定の時間遅れが生じてい
るから、入力オーデイオ信号中に混入されている
パルス性雑音と、そのパルス性雑音と対応して発
生された制御信号との間の時間差に略々等しい遅
延時間を有する遅延回路2により入力端子1に供
給された入力オーデイオ信号を遅延させて、前記
した制御信号S2によつて行なわれるべき各種の
信号処理が、入力オーデイオ信号におけるパルス
性雑音の存在位置で正しく行なわれるようにす
る。
第2図のaで示す入力オーデイオ信号S1は、
遅延回路2によつて所要の時間遅延が与えられた
情報の入力オーデイオ信号S1であり、第2図の
aで示されている入力オーデイオ信号S1に混入
されているパルス性雑音の存在位置と、第2図の
bで示されている制御信号S2の時間軸上の位置
とは正しく一致している。
なお、第2図では入力オーデイオ信号に対し
て、時刻t1→時刻t2、時刻t3→時刻t4、
時刻t5→時刻t6の各期間にパルス性雑音N
1,N2,N3が混入しているものとして例示さ
れている。
第1図において、3は低出力インピーダンス特
性を有する増幅器、4は前記した制御信号S2に
よつてオン、オフ動作を行なうスイツチ、5は直
線補間動作を行なうための補正電圧を蓄えるのに
用いられるコンデンサ、6は高入力インピーダン
ス特性を有する増幅器であり、また、コンデンサ
7と抵抗8及び増幅器9などは信号予測のために
用いられる微分回路を構成し、さらに10は前記
した制御信号S2によつてオン、オフ動作を行な
うスイツチ、11は電荷蓄積用コンデンサ、12
は増幅器、13は電圧電流変換回路である。
前記した第1図示の既提案のパルス性雑音の低
減装置において、遅延回路2から出力された入力
オーデイオ信号は、増幅器3を介してスイツチ4
に供給される。前記のスイツチ4は、パルス性雑
音N1,N2,N3が生じている期間に発生され
る制御信号S2によつてオフの状態になされる。
したがつて、スイツチ4の出力側に接続されて
いるコンデンサ5には、前記した各雑音N1,N
2,N3の直前の信号電圧が瞬時に保持される。
一方、前記したコンデンサ5には希望信号の傾斜
情報を有する信号S5(第2図のe)が、前記し
たスイツチ4がオフとなされたときに供給される
ので、出力端子14には第2図のcに示すような
信号S3、すなわち、入力オーデイオ信号S1に
おけるパルス性雑音が除去された状態の出力信号
S3が送出される。
前記の出力信号S3は、前記のように出力端子
14に送出されるのと同時に、コンデンサ7と、
抵抗8と、増幅器9とによつて構成されている微
分回路にも供給されているから、前記の増幅器9
からは、前記した出力信号S3が微分された状態
の微分信号S4が出力される。
前記した微分信号S4は、原信号(希望信号)
や前記した出力信号S3などに対して90度の位相
差を示しているとともに、前記の信号S3中にお
いて直線補間されている信号区間(原信号におい
てパルス性雑音が存在していた期間)における一
定の傾斜を示す信号部分と対応して一定の信号レ
ベルを示す信号区間が生じているようなものとさ
れている。
そして、微分信号S4における前記した一定の
信号レベルを示す信号区間の信号レベルは、原信
号における傾斜の向きに応じて正の信号レベルと
なつたり、あるいは負の信号レベルとなつたり、
というように、原信号の傾斜の向きによつて極性
を異にし、また、原信号における傾斜の程度に応
じて、前記した微分信号S4中における一定の信
号レベルを示す信号区間の信号レベルとゼロレベ
ルとの隔たりの大きさが変化しているものとなつ
ている。
前記した微分信号S4は、スイツチ10、コン
デンサ11、増幅器12などで構成されているホ
ールド回路に供給されるが、スイツチ10はスイ
ツチ4と同じように、パルス性雑音N1,N2,
N3が発生している期間(時刻t1→時刻t2、
時刻t3→時刻t4、時刻t5→時刻t6)に生
じる制御信号S2によつてオフの状態になされる
ので、前記したホールド回路ではパルス性雑音N
1,N2,N3が発生している期間(時刻t1→
時刻t2、時刻t3→時刻t4、時刻t5→時刻
t6)にわたり、それらの期間の開始の直前にお
ける信号の大きさを保持して出力するから、ホー
ルド回路の増幅器12の出力信号は第2図のeに
示すような信号S5となるが、この信号S5は装
置が定常状態で動作しているときは、前記した信
号S4と略々同一である。そして、前記のホール
ド回路は、装置が定常状態での動作に入るまでの
間における動作のために不可欠なものである。
前記のホールド回路から出力された信号S5
は、既述した微分信号S4における一定の信号レ
ベルを示している信号区間と対応する一定の信号
レベルを示す信号区間を備えており、既述のよう
に、前記した微分信号S4における一定の信号レ
ベルを示している信号区間は、原信号(希望信
号)の傾斜情報を示すものであるから、ホールド
回路からの出力信号S5も、前記した一定の信号
レベルを示す信号区間によつて、希望信号の傾斜
情報を含んでいるものとなつている。
ホールド回路から出力された信号S5、すなわ
ち、希望信号の傾斜情報を有している信号S5
は、電圧電流変換回路13を介して、既述したコ
ンデンサ5に蓄えられる。
電圧電流変換回路13としては、例えば第3図
に示されているような構成のものが使用できる。
すなわち、第3図において、Aは反転増幅器、R
10〜R60は抵抗、Q1はPNPトランジスタ、
Q2はNPNトランジスタであつて、この回路の
出力信号はトランジスタQ1のコレクタとトラン
ジスタQ2のコレクタとの接続点から取出してい
るから、この回路は高出力インピーダンス特性を
有している。
ところで、既述したように増幅器3は出力イン
ピーダンスが非常に低く、また、前記した増幅器
6は入力インピーダンスが非常に高いから、電圧
電流変換回路13よりコンデンサ5には、スイツ
チ4がオフの状態のときだけに電流が流れ込むこ
とになる。
前記したコンデンサ5における充放電動作は、
ホールド回路におけるコンデンサ11に蓄えられ
ている電圧が正のときには、コンデンサ5に対し
て正方向に直線的に電流が流れ込み、また、ホー
ルド回路におけるコンデンサ11に蓄えられてい
る電圧が負のときには、コンデンサ5から負方向
に直線的に電流が放出される、というような動作
態様での充放電動作を行なう。そして、前記のコ
ンデンサ5における充電及び放電の傾斜は、前記
したコンデンサ11におけるホールド電圧の大き
さに比例する。
前記した動作は、入力オーデイオ信号S1と微
分出力信号S4との間に90゜の位相差が保たれて
いることと、希望信号の周期に対して雑音期間が
極めて短い場合には正しく行なわれ得るのであ
り、その場合における充放電動作波形は第2図の
fの実線で示されるものとなり、結果的に第2図
のcに示されているように直線補間の行なわれた
状態の出力信号S3が出力端子14に送出される
ことになる。
(発明の解決しようとする問題点) 第1図乃至3図を参照して説明した既提案のパ
ルス性雑音の低減装置は、スイツチ回路が2回路
ですむなど、回路構成が比較的に簡単であり、安
価な装置を提供するのに有効なものであるが、こ
のような装置の大幅な普及を考えると、さらに回
路配置が簡単で安価な装置が要望されたが、本発
明はそのような要望に応えるためになされたので
ある。
(問題点を解決するための手段) 本発明は、パルス性雑音を含む入力オーデオ信
号中のパルス性雑音を検出し、前記のパルス性雑
音が生じている期間と対応するパルス巾を有する
制御信号を発生させる手段と、入力オーデイオ信
号中のパルス性雑音と対応して前記した制御信号
の発生手段で発生された制御信号と、その制御信
号と対応するパルス性雑音との間の時間差に略々
等しい遅延時間を有する遅延回路によつて、パル
ス性雑音を含む入力オーデイオ信号を遅延させる
手段と、前記した制御信号が動作のためのタイミ
ング信号として供給されるとともに、入力オーデ
イオ信号中のパルス性雑音が生じている期間にお
ける希望信号の傾斜情報を有する信号が供給され
ることにより、パルス性雑音の生じている期間に
おける希望信号に対する補間動作を行ないうるよ
うに構成された補間回路とを備えてなる雑音低減
装置であつて、前記した補間回路として、前記し
た制御信号によりパルス性雑音が生じている期間
中の信号伝送を遮断させるスイツチ回路と、前記
したスイツチ回路の出力側と同相増幅器の入力側
との間の信号伝送路と接地との間に設けたコンデ
ンサと、前記した同相増幅器の出力側と前記した
同相増幅器の入力側との間に接続された抵抗と、
前記した同相増幅器の出力側と入力側との間に設
けられていて、前記の同相増幅器の出力信号が入
力信号として供給されることにより、前記した同
相増幅器の出力信号の1次微分成分と2次微分成
分とにそれぞれ所定の係数を乗じて加算した状態
の信号を生成する予測回路と、前記した予測回路
の出力信号を前記した同相増幅器の入力側に与え
る抵抗とによつて構成されたものを用いてなるパ
ルス性雑音の低減装置を提供するものである。
(実施例) 以下、添付図面を参照しながら本発明のパルス
性雑音の低減装置の具体的内容について詳細に説
明する。第4図は本発明のパルス性雑音の低減装
置の一実施態様のブロツク図であり、また、第5
図は本発明のパルス性雑音の低減装置の動作説明
用の波形図、第6図は本発明のパルス性雑音の低
減装置における補間動作を説明するための回路図
である。
第4図に示されている本発明のパルス性雑音の
低減装置の一実施例のブロツク図において、17
はパルス性雑音が混入されている入力オーデイオ
信号Sa(第5図のa)の入力端子、18は遅延回
路、CSGはパルス性雑音検出回路26とパルス
整形回路27とによつて構成されている制御信号
発生回路であつて、この制御信号発生回路CSG
からは、入力オーデイオ信号Saに混入されてい
るパルス性雑音の存在する期間と対応するパルス
巾の制御信号Sb(第5図のb)が発生される。
前記した制御信号発生回路CSGから発生され
る制御信号Sbは、入力オーデイオ信号Sa中に混
入されているパルス性雑音N1,N2,N3の時
間軸上の位置と正しく対応していることが必要と
されるが、制御信号発生回路CSGにおいて、入
力オーデイオ信号Sa中に混入されているパルス
性雑音N1,N2,N3を検出し、それに応じて
前記のパルス性雑音の存在する時刻t1→時刻t
2、時刻t3→時刻t4、時刻t5→時刻t6の
各期間とそれぞれ対応するパルス巾の制御信号
Sbが発生されるまでには、使用されるパルス性
雑音の検出回路26の動作特性に応じて定まる所
定の時間遅れが生じているから、入力オーデイオ
信号Sa中に混入されているパルス性雑音N1,
N2,N3と、そのパルス性雑音N1,N2,N
3と対応して発生された制御信号Sbとの間の時
間差に略々等しい遅延時間を有する遅延回路18
により入力端子17に供給された入力オーデイオ
信号Saを遅延させて、前記した制御信号Sbによ
つて行なわれるべき各種の信号処理が、入力オー
デイオ信号Saにおけるパルス性雑音N1,N2,
N3の存在位置で正しく行なわれるようにする。
第5図のaに示す入力オーデイオ信号Saは、
遅延回路18によつて所要の時間遅延が与えられ
た入力オーデイオ信号Saであり、第5図のaで
示されている入力オーデイオ信号Saに混入され
ているパルス性雑音N1,N2,N3の存在位置
と、第5図のbで示されている制御信号Sbの時
間軸上の位置とは正しく一致している。
なお、第5図では入力オーデイオ信号Saに対
して、時刻t1→時刻t2、時刻t3→時刻t
4、時刻t5→時刻t6の各期間にパルス性雑音
N1,N2,N3が混入しているものとして例示
されていることは既述のとおりである。
第4図において、19は低出力インピーダンス
特性を有する増幅器、20は前記した制御信号
Sbによつてオン、オフ動作を行なうスイツチ、
24はコンデンサ(第6図に関して後述されてい
る第1のコンデンサC1)、21は利得Gを有す
る非反転増幅器(同相増幅器)であり、前記した
コンデンサ24(第1のコンデンサC1)は、前
記のスイツチ20の出力側と非反転増幅器(同相
増幅器)21の入力側との間の信号伝送路と接地
との間に接続されており、また、前記した非反転
増幅器(同相増幅器)21の入出力間には抵抗2
2(第6図に関して後述されている第1の抵抗R
1)が接続されている。
非反転増幅器(同相増幅器)21の出力側に送
出された信号Sc(第5図のc)は、出力端子25
に送出されるとともに、非反転増幅器(同相増幅
器)21の入出力間に接続されている予測回路の
入力側にも与えられる。
第4図示の実施例装置において、前記した予測
回路は非反転増幅器(同相増幅器)21の出力側
に接続されているコンデンサ23(第6図に関し
て後述されている第2のコンデンサC2)、及び、
抵抗28〜31、コンデンサ32、増幅器33な
どによつて、次のような構成態様のものとなされ
ている。
すなわち、非反転増幅器(同相増幅器)21の
出力側と接地との間に、コンデンサ23と抵抗2
8(第6図に関して後述されている第3の抵抗R
3)との直列接続回路を設け、また、前記したコ
ンデンサ23と抵抗28との接続点に、抵抗29
(第6図に関して後述されている第4の抵抗R4)
とコンデンサ32(第6図に関して後述されてい
る第3のコンデンサC3)との並列接続回路の一
端を接続し、さらに、前記した抵抗29とコンデ
ンサ32との並列回路の他端は、抵抗30(第6
図に関して後述されている第5の抵抗R5を介し
て接地されるとともに、増幅器33(第6図に関
して後述されている利得Gaを有する増幅器)の
入力側に接続されている。また、前記した増幅器
33の出力側と前記した非反転増幅器(同相増幅
器)21の入力側との間には、抵抗31(第6図
に関して後述されている第2の抵抗R2)が接続
されている。
さて、第4図示のパルス性雑音の低減装置にお
いて、スイツチ20は入力オーデイオ信号Saに
おけるパルス性雑音N1,N2,N3の存在位置
と対応する期間には、制御信号発生回路CSGで
発生された制御信号Sbによつてオフの状態とな
され、また、前記したスイツチ20は入力オーデ
イオ信号Saにパルス性雑音N1,N2,N3が
存在していない期間中にはオンの状態になされ
る。
そして増幅器19の出力インピーダンスが極め
て低いので、前記のようにスイツチ20がオンの
状態になされた場合における非反転増幅器(同相
増幅器)21の入力側の電圧は、入力オーデイオ
信号Saの電圧に等しいものになり、その電圧が
非反転増幅器(同相増幅器)21で増幅されて出
力端子25に出力される。
すなわち、前記のようにスイツチ20がオンの
状態になされている場合には、非反転増幅器(同
相増幅器)21の入力側がスイツチ20を介し
て、極めて低い出力インピーダンスを有する増幅
器19の出力側に接続されているから、非反転増
幅器(同相増幅器)21の出力側と入力側との間
に接続されている抵抗22による帰還回路や、前
記した予測回路による帰還回路は、帰還回路とし
ての動作を停止しており、したがつて、前記のよ
うに非反転増幅器(同相増幅器)21の入力側に
供給されている入力オーデイオ信号Saが、非反
転増幅器(同相増幅器)21を介して出力端子2
5に出力されるのである。
次に、入力オーデイオ信号Saにおけるパルス
性雑音N1,N2,N3の存在位置と対応する期
間に、制御信号発生回路CSGで発生された制御
信号Sbによつてスイツチ20がオフの状態にな
ると、非反転増幅器(同相増幅器)21の出力側
と入力側との間に接続されている抵抗22による
帰還回路や、前記した予測回路による帰還回路が
機能するようになり、非反転増幅器(同相増幅
器)21の回路が閉ループ動作を行ない、それに
より、入力オーデイオ信号Sa中におけるパルス
性雑音の存在期間に対して補間動作が行なわれ
る。
前記したパルス性雑音の存在期間に行なわれる
補間動作は、数式による後述の解析結果から明ら
かとなるように微分帰還回路として機能している
ので、入力オーデイオ信号Sa中に雑音が存在し
ている期間においてオフ状態になされるスイツチ
20の出力側と、出力端子25との間の回路は、
第1図を参照して説明した既提案のパルス性雑音
の低減装置における微分回路と同様の働きを行な
い、それにより第4図示の本発明のパルス性雑音
の低減装置における非反転増幅器(同相増幅器)
21の出力信号は、第5図のcに示されている信
号Scのように、入力オーデイオ信号Sa中の雑音
の存在期間が、補間された状態の信号Scとして
出力端子25に送出されるのである。
次に、既述した第4図示の本発明のパルス性雑
音の低減装置において補間動作を行なう回路部分
におけるスイツチ20がオフの状態のときにおけ
る周波数領域表示による回路図を示す第6図を参
照して、入力オーデイオ信号Sa中に雑音が生じ
ている期間にオフの状態となされているスイツチ
20の出力側と出力端子25との間の回路で、入
力オーデイオ信号Saの雑音の存在期間に行なわ
れる前記した補間動作の詳細について数式を用い
て説明することにする。
既述のように入力オーデイオ信号Saに雑音が
存在していない状態においては、第4図における
スイツチ20がオンの状態になされていて、入力
信号は増幅器19とスイツチ20を介して非反転
増幅器(同相増幅器)21の入力側に加えられて
いるが、前記のスイツチ20は入力オーデイオ信
号Saに雑音が生じる直前の時刻に既述したよう
にオフの状態になされる。
今、前記したスイツチ20がオフの状態になさ
れる直前におけるコンデンサ24(第1のコンデ
ンサC1)の端子電圧をe10、コンデンサ23
(第2のコンデンサC2)の端子電圧をe20、
コンデンサ32(第3のコンデンサC3)の端子
電圧をe30とし、また、非反転増幅器(同相増
幅器)21の利得をG、増幅器33の利得をGa
とし、さらに、抵抗22(第1の抵抗)の抵抗値
をR1、抵抗31(第2の抵抗)の抵抗値をR
2、抵抗28(第3の抵抗)の抵抗値をR3、抵
抗29(第4の抵抗)の抵抗値をR4、抵抗30
(第5の抵抗)の抵抗値をR5とし、さらにまた、
コンデンサ24(第1のコンデンサ)の静電容量
値をC1、コンデンサ23(第2のコンデンサ)
の静電容量値をC2、コンデンサ32(第3のコ
ンデンサ)の静電容量値をC3、とし、また、 T1=C2・R3、T2=C3・R4、 T4=C3(R4R5)、 T5=C1(R2R1) として、スイツチ20がオフになされたときの出
力信号Vo(s)を求めると、出力信号Vo(s)は
次の(1)式のように表わされるものとなる。
Vo(s)=G(R2+R1)T1(1+T1S)(1+T4S)×
/R2+R1−G・R2+{(R2+R1)(T1+T4+T5)−G・
R2(T1+T4)− e10−Ga・nR1{T1(1+T2S)×/Ga・n・GR1
・T1}S+{(R2+R1)(T1・T4+T1・T5+T4・T5)−
G・R2 e20+T2(1+T1S)e30}/・T1・T4−Ga・n
・G・R1・T1・T2}S2+(R2+R1)T1・T4・T5・S3…(1
) {ただし、(1)式中のnは、n=R5/(R4+
R5)} 今、抵抗R1,R2、時定数T1〜T4、非反
転増幅器(同相増幅器)21の利得G及び増幅器
33の利得Gaの間に、次の(2),(3),(4)式の関係
があるようにすると、前記した(1)式における分母
のSの0次項、1次項及び2次項は共に0となる
から、出力信号Vo(s)は、(5)式で表わされるよ
うなものになる。
R1=(G−1)R2 …(2) T5=Ga・n・G・T1 …(3) T2=T1+T4 …(4) Vo(s)=G{e10/S+G・T1(1+T2・S)e10−T1
(1+T2・S)×e20−T2(1+T1・S)e30/G・T12
×T4・S3}…(5) 次に、切期条件としてスイツチ20がオフにな
る以前の入力信号をAsin ωtとすると、スイツチ
20がオフになる直前における第1乃至第3のコ
ンデンサC1,C2,C3の端子電圧e10,e
20,e30は、ω≪2π/T1,ω≪2π/T2の周
波数領域においては、次の(6)〜(8)式で示されるも
のとなる。
e10=Asin ωt1 …(6) e20=G・A{sin ωt1−T1・ωsin(ωt1+90)} …(7) e30=G・A・n・T1{ωsin(ωt1+90) −(T2−T4)ω2sin(ωt1+180)}…(8) 前記した(5)式におけるe10,e20,e30に(6)〜(8)
式を代入し、逆ラプラス変換を施こし、 T1=n・T2 …(9) n=1/2 …(10) の条件をつけて、T1≪1とすると、出力信号Vo
(t)は次の11式で示されるものとなる。
Vo(t)=GA{sin ωt1+(t−t1)ωsin(ωt1+9
0)+(t−t1)2ω2sin(ωt1+180)/2!}…(11) 一般に、関数f(x)における時刻t1以後の値
は、次の(12)式 f(t)=f(t1)+f′(t1)(t−t1)+f″(t
−t1)2/2!+…………+f(t1)(t−t1)n-1/(
n−1)!…(12) で示されるテーラー級数によつて与えられるので
あり、nの値が大きい程実際の値に近ずくことが
知られている。
ところで、前記した(11)式は、テーラー級数のn
=2までの形をしており、誤差を含んだ補間がな
されることが判かるが、雑音の時間巾が充分に小
さい場合について考えると、前記の誤差は無視で
きて良好な補間が行なわれ得るのである。
すなわち、第4図示の本発明のパルス性雑音の
低減装置においては、抵抗R1,R2、時定数T
1〜T4、非反転増幅器(同相増幅器)21の利
得G及び増幅器33の利得Gaなどの間に、既述
の(2),(3),(4)式、及び(9),(10)式のの関係、すなわ
ち、 R1=(G−1)R2 …(2) T5=Ga・n・G・T1 …(3) T2=T1+T4 …(4) T1=n・T2 …(9) n=1/2 …(10) の関係があるようにして回路配置が構成される
と、ω≪2π/T1,ω≪2π/T2の周波数領域にお
いて、充分に小さい時間巾の雑音の補間は良好に
行なわれるのである。
(効果) 以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいは、パルス性雑
音の期間中の信号レベルを、パルス性雑音の直前
の信号レベルに保持するようにしたりして、パル
ス性雑音の低減を図かるようにした既述した従来
法によるパルス性雑音の低減装置とは異なり、パ
ルス性雑音の期間で生じる信号の欠落の補間も行
なわれるために、聴感的に不自然さを起こすこと
もなくパルス性雑音の低減を効果的に行なうこと
が可能であり、また、第1図乃至第3図を参照し
て説明した本出願人会社の既提案のパルス性雑音
の低減装置に比べて、パルス性雑音の低減装置で
必要とされる所要の補間動作を確保しながらも、
大幅に簡単化された回路構成のものとしてパルス
性雑音の低減装置が構成できるので、前記した既
提案のパルス性雑音の低減装置よりも大巾に低コ
ストで提供することができるので、本発明のパル
ス性雑音の低減装置を採用することにより、性能
の優れたオーデイオ機器も容易に提供することが
できる。
また、本発明のパルス性雑音の低減装置は、自
動車やオートバイなどによるイグニツシヨン雑
音、モータが内蔵されている電気機器から発生さ
れるパルス性雑音などの低減が良好に行なわれる
ことは勿論のこと、オーデイオデイスクに付着し
ている塵や傷などで発生するポツプ雑音、ビデイ
オデイスクの信号欠落時に音声信号に生じるドロ
ツプアウト雑音、その他のパルス性雑音の低減に
も有効に応用され得ることは勿論である。
【図面の簡単な説明】
第1図は既提案のパルス性雑音の低減装置のブ
ロツク図、第2図及び第5図は動作説明用の波形
図、第3図は電圧電流変換回路、第4図は本発明
のパルス性雑音の低減装置のブロツク図、第6図
は本発明のパルス性雑音の低減装置における補間
動作を説明するための回路図である。 1,17……入力端子、2,18……遅延回
路、CSG……制御信号発生回路、3,6,9,
12,19……増幅器、4,10,20……スイ
ツチ、5,7,11,23,24,32……コン
デンサ、8,22,28〜31,R1〜R5……
抵抗、14,25……出力端子、15,26……
パルス性雑音の検出回路、16,27……波形整
形回路。

Claims (1)

  1. 【特許請求の範囲】 1 パルス性雑音を含む入力オーデオ信号中のパ
    ルス性雑音を検出し、前記のパルス性雑音が生じ
    ている期間と対応するパルス巾を有する制御信号
    を発生させる手段と、入力オーデイオ信号中のパ
    ルス性雑音と対応して前記した制御信号の発生手
    段で発生された制御信号と、その制御信号と対応
    するパルス性雑音との間の時間差に略々等しい遅
    延時間を有する遅延回路によつて、パルス性雑音
    を含む入力オーデイオ信号を遅延させる手段と、
    前記した制御信号が動作のためのタイミング信号
    として供給されるとともに、入力オーデイオ信号
    中のパルス性雑音が生じている期間における希望
    信号の傾斜情報を有する信号が供給されることに
    より、パルス性雑音の生じている期間における希
    望信号に対する補間動作を行ないうるように構成
    された補間回路とを備えてなる雑音低減装置であ
    つて、前記した補間回路として、前記した制御信
    号によりパルス性雑音が生じている期間中の信号
    伝送を遮断させるスイツチ回路と、前記したスイ
    ツチ回路の出力側と同相増幅器の入力側との間の
    信号伝送路と接地との間に設けたコンデンサと、
    前記した同相増幅器の出力側と前記した同相増幅
    器の入力側との間に接続された抵抗と、前記した
    同相増幅器の出力側と入力側との間に設けられて
    いて、前記の同相増幅器の出力信号が入力信号と
    して供給されることにより、前記した同相増幅器
    の出力信号の1次微分成分と2次微分成分とにそ
    れぞれ所定の係数を乗じて加算した状態の信号を
    生成する予測回路と、前記した予測回路の出力信
    号を前記した同相増幅器の入力側に与える抵抗と
    によつて構成されたものを用いてなるパルス性雑
    音の低減装置。 2 補間回路として、入力オーデイオ信号中のパ
    ルス性雑音の存在期間と対応して入力オーデイオ
    信号の伝送を遮断するスイツチの出力側と同相増
    幅器との間の信号伝送路と接地との間に第1のコ
    ンデンサを接続するとともに、前記した同相増幅
    器の出力側と入力側との間に第1の抵抗を接続
    し、また、前記した同相増幅器の出力側と接地と
    の間に、第2のコンデンサと第3の抵抗との直列
    接続回路を接続し、さらに、第4の抵抗と第3の
    コンデンサとの並列接続回路の一端を、前記した
    第2のコンデンサと第3の抵抗との接続点に接続
    するとともに、前記の第4の抵抗と第3のコンデ
    ンサとの並列接続回路の他端を第5の抵抗を介し
    て接地し、さらにまた、前記した第4の抵抗と第
    3のコンデンサとの並列接続回路の他端を増幅器
    の入力側に接続し、また、前記の増幅器の出力側
    と前記した同相増幅器の入力側との間に第2の抵
    抗を接続して構成されている補間回路を用いた特
    許請求の範囲第1項記載のパルス性雑音の低減装
    置。 3 補間回路として、第1乃至第5の抵抗の各抵
    抗値をR1〜R5とし、また、第1乃至第3のコ
    ンデンサの各静電容量値をC1〜C3とし、さら
    に、同相増幅器の利得をG、増幅器の利得をGa
    としたときに、前記した各回路定数の間に、次の
    各式で表わされる関係、すなわち、 R4=R5 2(C2・R3)=C3・R4 C1・R2=G・Ga(C2・R3)/2 R1=R2(G−1) が成立つように構成されたものを用いた特許請求
    の範囲第1項及び特許請求の範囲第2項に記載の
    パルス性雑音の低減装置。
JP58144651A 1983-08-08 1983-08-08 パルス性雑音の低減装置 Granted JPS6035838A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58144651A JPS6035838A (ja) 1983-08-08 1983-08-08 パルス性雑音の低減装置
EP84109445A EP0136482B1 (en) 1983-08-08 1984-08-08 Noise reduction by linear interpolation using a dual function amplifier circuit
DE8484109445T DE3478078D1 (en) 1983-08-08 1984-08-08 Noise reduction by linear interpolation using a dual function amplifier circuit
US06/638,779 US4577161A (en) 1983-08-08 1984-08-08 Noise reduction by linear interpolation using a dual function amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58144651A JPS6035838A (ja) 1983-08-08 1983-08-08 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS6035838A JPS6035838A (ja) 1985-02-23
JPS6325543B2 true JPS6325543B2 (ja) 1988-05-25

Family

ID=15367035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58144651A Granted JPS6035838A (ja) 1983-08-08 1983-08-08 パルス性雑音の低減装置

Country Status (4)

Country Link
US (1) US4577161A (ja)
EP (1) EP0136482B1 (ja)
JP (1) JPS6035838A (ja)
DE (1) DE3478078D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132434A (ja) * 1985-12-05 1987-06-15 Clarion Co Ltd ゲ−ト回路
GB8706962D0 (en) * 1987-03-24 1987-04-29 Filtronic Components Ltd Oscillator
JP2570485B2 (ja) * 1990-09-19 1997-01-08 日本ビクター株式会社 信号補間回路
EP0542307B1 (en) * 1991-11-15 1997-08-06 Asahi Glass Company Ltd. Image display device and a method of driving the same
IT1272418B (it) 1993-04-29 1997-06-23 Alcatel Italia Sistema per il trattamento di segnali affetti da errori di trasmissione
KR0182943B1 (ko) * 1995-02-04 1999-04-15 김광호 오디오신호의 잡음 제거 회로
US5859392A (en) * 1996-02-09 1999-01-12 Lsi Logic Corporation Method and apparatus for reducing noise in an electrostatic digitizing tablet
IT1308062B1 (it) * 1999-05-28 2001-11-29 St Microelectronics Srl Circuito di protezione per ridurre il rumore sui riferimenti ditensione, in particolare in convertitori dc-dc
DE102004025300A1 (de) * 2004-05-19 2005-12-15 Micronas Gmbh Vorrichtung und Verfahren zur Rauschunterdrückung
US7724042B2 (en) * 2007-07-06 2010-05-25 Texas Instruments Incorporated Reducing power consumption in an amplification stage driving a sample and hold circuit while maintaining linearity
GB2472992A (en) * 2009-08-25 2011-03-02 Zarlink Semiconductor Inc Reduction of clicking sounds in audio data streams

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2262560A1 (de) * 1972-12-21 1974-06-27 Blaupunkt Werke Gmbh Verfahren und vorrichtung zum unterdruecken von stoerungen in einem elektrischen signal
US4076969A (en) * 1975-04-07 1978-02-28 Singer & Singer Impulse noise reduction system
US4311963A (en) * 1978-07-18 1982-01-19 Matsushita Electric Industrial Co., Ltd. Noise pulse suppressing system
US4626788A (en) * 1982-07-21 1986-12-02 Victor Company Of Japan, Limited Circuit for reconstructing noise-affected signals
US4517518A (en) * 1982-07-30 1985-05-14 Victor Company Of Japan, Ltd. Circuit arrangement for reconstructing noise-affected signals

Also Published As

Publication number Publication date
EP0136482A3 (en) 1986-04-09
EP0136482A2 (en) 1985-04-10
JPS6035838A (ja) 1985-02-23
DE3478078D1 (en) 1989-06-08
EP0136482B1 (en) 1989-05-03
US4577161A (en) 1986-03-18

Similar Documents

Publication Publication Date Title
JPS6325543B2 (ja)
JPS6035837A (ja) パルス性雑音の低減装置
JPH07177386A (ja) 画像輪郭強調装置
JPS6325542B2 (ja)
US4531095A (en) Impulse noise reduction by linear interpolation having immunity to white noise
JPH0373068B2 (ja)
JPS632499B2 (ja)
JPS6325544B2 (ja)
JPS632497B2 (ja)
JPS632498B2 (ja)
JPS6322741B2 (ja)
JPS6322742B2 (ja)
JPS638654B2 (ja)
JPS632494B2 (ja)
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS632496B2 (ja)
JPS6323689B2 (ja)
JPS632495B2 (ja)
JPS6313524A (ja) パルス性雑音の低減装置
JPS6323688B2 (ja)
JPS5913041B2 (ja) サ−ボ機構
JPH039124Y2 (ja)
JPH054349Y2 (ja)
JPS632493B2 (ja)
JPS6313523A (ja) パルス性雑音の低減装置