JPS632496B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、オーデイオ機器、ラジス受信機、テ
レビジヨン受像機、ビデオ・デイスク・プレーヤ
などにおけるオーデイオ信号系へ外部から混入し
たパルス性雑音の低減が聴感的に良好に行なわれ
うるようにしたパルス性雑音の低減装置に関する
ものである。

（従来技術） オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば自動車のイグニツ
シヨン雑音あるいは他の電気機器で発生したパル
ス性の雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。

そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断（利得がゼロまで
低下させる……スケルチ回路の採用）して、パル
ス性雑音の低減を図かろうとする方法、(ロ)パルス
性雑音の期間における信号の信号レベルを、パル
ス性雑音の期間の直前の信号レベルに保持して、
パルス性雑音の低減を図かろうとする方法、など
が最も一般的な雑音の低減手段として実用されて
来ているが、これらの(イ)、(ロ)の手段ではパルス性
雑音の期間中に信号の欠落するという欠点があ
り、また、前記した(イ)、(ロ)の手段の適用によつて
も雑音の低減効果が充分に得られないということ
が問題となつていた。

ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデジタル機器などで採用されては
いるが、それの実施に当つては、複雑高価な回路
の使用が必要とされるために、このような解決手
段は一般的なオーデイオ機器には応用されていな
い。

（発明の解決しようとする問題点） 上述のように、信号中に混入しているパルス性
雑音の低減を行なつた場合に、パルス性雑音の存
在期間と対応して信号の欠落が生じるのでは、パ
ルス性雑音の低減によつても良好な品質のオーデ
イオ信号が得られないということが問題になるの
であり、また、前記した問題点の解決のための、
信号の欠落部分の補間に際して、複雑で高価な回
路の使用が必要とされるということは、一般的な
オーデイオ機器に対する適用が困難であるという
ことが問題となる。

（問題点を解決するための手段） 本発明は、サンプルホールド回路と、微分回
路、ゲート回路及び、入力電圧値に応じて積分時
定数が変化するように構成された可変積分時定数
の積分回路などよりなる簡単な回路構成のアナロ
グ回路によつて、パルス性雑音の期間の信号の欠
落部分を補間できるような補正信号を作り出し、
それによる品質の良好なオーデイオ信号が得られ
るようにしたパルス性雑音の低減装置を提供する
ものである。

（実施例） 以下、添付図面を参照して本発明のパルス性雑
音の低減装置の具体的な内容について詳細に説明
する。第１図は本発明のパルス性雑音の低減装置
の一実施態様のブロツク図であつて、この第１図
において、１はパルス性雑音が混入されている入
力オーデイオ信号S₁の入力端子、２は遅延回路、
CSGはパルス性雑音検出回路３とパルス整形回
路４とによつて構成されている制御信号発生回路
であつて、この制御信号発生回路CSGからは、
入力オーデイオ信号S₁に混入されているパルス性
雑音の存在する期間と対応するパルス巾の制御信
号S₂が発生される。

制御信号発生回路CSGにおけるパルス性雑音
検出回路３及びパルス整形回路４としては、それ
ぞれ周知構成のものの内から適当なものが選択使
用されてよい。

ところで、制御信号発生回路CSGから発生さ
れる制御信号S₂は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号
発生回路CSGにおいて、入力オーデイオ信号中
に混入されているパルス性雑音を検出し、それに
応じて前記のパルス性雑音の存在する期間と対応
するパルス巾の制御信号S₂が発生されるまでに
は、使用されるパルス性雑音の検出回路３の動作
特性に応じて定まる所定の時間遅れが生じている
から、入力オーデイオ信号中に混入されているパ
ルス性雑音と、そのパルス性雑音と対応して発生
された制御信号との間の時間差に略々等しい遅延
時間を有する遅延回路２により入力端子１に供給
された入力オーデイオ信号を遅延させて、前記し
た制御信号S₂によつて行なわれるべき各種の信号
処理が、入力オーデイオ信号におけるパルス性雑
音の存在位置で正しく行なわれるようにする。第
２図のａで示す入力オーデイオ信号S₁は、遅延回
路２によつて所要の時間遅延が与えられた状態の
入力オーデイオ信号S₁であり、第２図のａで示さ
れている入力オーデイオ信号S₁に混入されている
パルス性雑音の存在位置と、第２図のｂで示され
ている制御信号S₂の時間軸上の位置とは正しく一
致している。

なお、第２図では入力オーデイオ信号に対し
て、時刻t₁→t₂、時刻t₃→t₄、時刻t₅→t₆の各期間
にパルス性雑音N₁，N₂，N₃が混入しているもの
として例示されている。

第１図において、遅延回路２から出力された入
力オーデイオ信号S₁は第１のサンプルホールド回
路５に供給されるが、この第１のサンプルホール
ド回路５は、それに入力された第２図ａの入力オ
ーデイオ信号S₁に混入されている各パルス性雑音
N₁，N₂，N₃の存在期間の直前の信号S₁の信号レ
ベルを、パルス性雑音の存在期間にわたつて保持
するような動作を制御信号S₂の制御の下に行な
う。

したがつて、前記した第１のサンプルホールド
回路５からは第２図のｃで示す信号S₃が出力さ
れ、この信号S₃は加算回路６へそれの一方入力信
号として与えられる。

前記した加算回路６の出力信号は出力端子１１
へ送出されるとともに微分回路７に与えられ、微
分回路７では、加算回路６からの出力信号、すな
わち第２図のｈで示す信号S₈を微分した第２図の
ｄで示すような信号S₄を出力して、それを第２の
サンプルホールド回路８に与える。

第２のサンプルホールド回路８は、第２図のｄ
に示されている信号S₄における制御信号S₂のパル
ス巾の期間（入力オーデイオ信号S₁における各パ
ルス性雑音N₁，N₂，N₃の存在する期間と同じ）
の直前の時間位置の信号の信号レベルを、制御信
号S₂のパルス巾の期間にわたつて保持するように
動作するから、第２のサンプルホールド回路８か
らは第２図のｅに示すような信号S₅が出力され
て、それがゲート回路９に供給される。

ゲート回路９は、制御信号S₂の期間中だけにゲ
ートを開くように動作するから、ゲート回路９か
らの出力信号は、第２図のｆに示すような信号S₆
となる。

ゲート回路９からの出力信号S₆は、入力電圧値
に応じて積分時定数が変化するように構成された
可変積分時定数の積分回路１０に与えられ、可変
積分時定数の積分回路１０では、それに入力され
た第２図のｆに示されているような信号S₆を積分
して第２図のｇに示されているような補正信号S₇
として出力し、それを加算回路へそれの他方入力
信号として与える。

加算回路６では、既述した第１のサンプルホー
ルド回路５の出力信号S₃（第２図のｃ）と、可変
積分時定数の積分回路１０から出力された補正信
号S₇とを加算し、第２図のｈに示すような信号S₈
を出力端子１１に出力する。

この出力端子１１に出力される信号S₈は、入力
オーデイオ信号S₁のパルス性雑音N₁，N₂，N₃
が、第１のサンプルホールド回路５におけるホー
ルド動作によつて除去された状態の信号S₃に対し
て、微分回路７、第２のサンプルホールド回路
８、ゲート回路９及び可変積分時定数の積分回路
１０などの一連の回路の動作によつて作られた補
正信号S₇が加算されることにより、もとのオーデ
イオ信号（希望信号）の波形に近似した波形で聴
感的に不自然さの少ない信号となされているので
ある。

第１のサンプルホールド回路５の出力信号S₃に
対して加算器６で加算されるべき補正信号S₇とし
ては、入力オーデイオ信号S₁における各パルス性
雑音の期間が、第１のサンプルホールド回路５に
よつて、それぞれのパルス性雑音の期間の直前の
信号レベルに保持されたことにより失なわれた原
信号（希望信号）の傾斜情報を復原させうるよう
なものでなければならないが、そのような補正信
号S₇は前記した一連の回路、すなわち、微分回路
７、第２のサンプルホールド回路８、ゲート回路
及び可変積分時定数の積分回路１０などの一連の
回路によつて容易に作ることができる。

上記の点を具体的に説明すると次のとおりであ
る。パルス性雑音の混入により前述のようにして
失なわれる原信号（希望信号）の傾斜情報は、原
信号に対するパルス性雑音の混入が、第２図のａ
のパルス性雑音N₁のように、原信号の波形の頂
上部分の比較的平らな部分に混入した場合と、第
２図のａのパルス性雑音N₂のように、原信号の
交流軸線部分、すなわち原信号中で最大の傾斜を
示す部分に混入した場合と、第２図のａのパルス
性雑音N₃のように、原信号における波形の頂上
部と交流軸線との中間の部分で、傾斜の程度が中
程度の部分に混入した場合とにおいてそれぞれ異
なるから、第２図のａにおけるパルス性雑音N₁，
N₂，N₃の混入によつて原信号から失なわれるこ
とになる傾斜情報と対応して発生させるべき補正
信号S₇としては、パルス性雑音N₁が混入してい
た原信号部分と対応する部分に用いられる補正信
号は、第２図中で時刻t₁→t₂に示されている補正
信号S₇（第２図のｇ）のようにその傾斜が最も緩
く、また、パルス性雑音N₂が混入していた原信
号部分と対応する部分に用いられる補正信号は、
第２図中で時刻t₃→t₄に示されている補正信号
（第２図のｇ）のように、その傾斜が最も急で、
さらに、パルス性雑音N₃が混入していた原信号
部分と対応する部分に用いられる補正信号は、第
２図中で時刻t₅→t₆に示されている補正信号S₇
（第２図のｇ）のように、その傾斜が中程度のも
のとなされなければならない。

そして、第２図のｇに示すような補正信号S₇の
ように、それぞれ異なる傾斜を示す信号は、原信
号の傾斜情報を極性と電圧値とで表わしているよ
うな信号S₆（第２図のｆ）を、入力電圧値に従つ
て積分時定数が変化するように構成されている可
変積分時定数の積分回路１０に与えて、その積分
回路１０からの出力信号として得ることができ
る。

また、前記のように極性と電圧値とによつて原
信号の傾斜情報を表わしているような信号S₆は、
加算回路６の出力信号S₈（第２図のｈ）を微分回
路７によつて微分して得た信号S₄、すなわち原信
号（希望信号）及び信号S₈などに対して90度の位
相差を示しているとともに、信号S₈における信号
の直線補間期間と対応して生じた一定の信号レベ
ルを示すような信号区間を有している信号S₄（第
２図のｄ）における前記した一定の信号レベルを
示す信号区間の信号レベルの情報（信号S₈におけ
る信号の直線補間期間と対応して生じた一定の信
号レベルを示すような信号区間の信号レベルは、
原信号の傾斜の向きに応じて正の信号レベルにな
つたり、あるいは負の信号レベルになつたり、と
いうように原信号の傾斜の向きによつて極性を異
にし、また、原信号における傾斜の程度に応じ
て、ゼロレベルからの信号レベルの大きさが変化
している）に基づいて作り出すことができる。

すなわち、微分回路７からの出力信号S₄（第２
図のｄ）を第２のサンプルホールド回路８に与え
て、この第２のサンプルホールド回路８で、信号
S₄における一定の信号レベルを示すような信号区
間の直前の信号S₄の信号レベルの状態に保持され
ている状態のホールド期間となされている信号S₅
を作り、前記の信号S₅におけるホールド期間の信
号だけをゲート回路９で抜出すと、第２図のｆに
示すような信号S₆が得られるのであり、この信号
S₆は前述のように微分回路７からの出力信号S₄に
おける一定の信号レベルを示すような信号区間の
信号レベルが有していた原信号の傾斜情報を、極
性と電圧値とによつて示しているものとなつてい
る。

第２図のｆに示されているような信号S₆を積分
して、第２図のｇに示されているような補正信号
S₇を作り出す積分回路１０は、既述したように、
それに加えられた入力信号（信号S₆）の電圧値に
応じて積分時定数が変化するような可変積分時定
数の積分回路であるが、第３図に前記した可変積
分時定数の積分回路１０の具体的な一例構成を示
す。

第３図において、１０ａは入力端子、１０ｂは
出力端子、１０ｃは制御信号の供給端子であり、
これらの各端子１０ａ〜１０ｃの図面符号は、第
１図中に示す可変積分時定数の積分回路１０のブ
ロツクにも参考のために付してある。

第３図において、X₁〜X₃はトランジスタ、R₁
〜R₅は抵抗、VRは可変抵抗器、Ｃはコンデン
サ、―Ａは利得−１の位相反転用増幅器であり、
またSWは制御信号の供給端子１０ｃに供給され
る制御信号S₂によつて開閉制御されるスイツチで
あつて、このスイツチSWは制御信号S₂がハイレ
ベルの状態のときにオフの状態になされるような
動作を行なう。なお、このスイツチSWとしては
電子スイツチが使用される。

トランジスタX₁のエミツタは抵抗R₃を介して
プラス電源＋Vccに接続されており、また、トラ
ンジスタX₂のエミツタは抵抗R₄を介してマイナ
ス電源−Vccに接続されており、さらに前記した
トランジスタX₁，X₂のコレクタは共通接続され
てトランジスタX₃のベースに接続されると共に、
コンデンサＣの非接地側とスイツチSWの固定接
点Ｆとに接続されている。

前記したトランジスタX₁，X₂のベースは、プ
ラス電源＋Vccとマイナス電源＋Vccとの間に設
けられた抵抗R₁と可変抵抗器VRと抵抗R₂とから
なる抵抗回路網におけるそれぞれ所定の接続点、
すなわち、トランジスタX₁のベースは抵抗R₁と
可変抵抗器VRとの接続点、トランジスタX₂のベ
ースは抵抗R₂と可変抵抗器VRとの接続点に、そ
れぞれ接続されており、また、トランジスタX₃
のコレクタはプラス電源＋Vccに接続され、トラ
ンジスタX₃のエミツタは抵抗R₅を介してマイナ
ス電源−Vccに接続されている。

摺動子が位相反転用増幅器―Ａの出力側に接続
されている可変抵抗器VRは、入力端子１０ａの
電位がゼロの状態において、トランジスタX₁，
X₂のコレクタの電位や出力端子１０ｂの電位が
それぞれゼロの状態となるように調整するために
用いられるが、この可変抵抗器VRは、各トラン
ジスタX₁〜X₃の特性や抵抗R₁〜R₅の抵抗値など
にばらつきがない場合には、同一抵抗値を有する
２つの抵抗器に代えることができる。

第３図示の可変積分時定数の積分回路１０の入
力端子１０ａに供給される信号S₆は、既述のよう
にオーデイオ信号S₁に混入しているパルス性雑音
が、オーデイオ信号S₁の波形上のどのような関係
位置に存在しているのかによつて、それの極性や
波高値などを異にしているものとなつている。

そして、可変積分時定数の積分回路１０は、入
力端子１０ａの電圧がゼロの状態において、トラ
ンジスタX₁，X₂と抵抗R₃，R₄とによつて構成さ
れている定電流回路中の点Ｚの電圧がゼロとなる
ような基準の動作状態での動作を行なう。

入力端子１０ａの電圧が正極性のときは、トラ
ンジスタX₁，X₂及び抵抗R₃，R₄からなる定電流
回路中の点Ｚの電圧が入力端子１０ａの同じ正極
性の電圧になり、また、入力端子１０ａの電圧が
負極性のときは、前記したＺ点の電圧は入力端子
１０ａの電圧と同じ負極性の電圧となる。

したがつて、定電流回路中のＺ点に接続されて
いるコンデンサＣは、積分回路１０の入力端子１
０ａに供給される信号S₆がゼロの場合には充電さ
れることがなく、また、信号S₆が正極性の場合に
は、コンデンサＣはそれに正電圧が生じるように
信号S₆の電圧値に応じて定まる一定な電流値で充
電されて行き、さらに、信号S₆が負極性の場合に
は、コンデンサＣはそれに負電圧が生じるように
信号S₆の電圧値に応じて定まる一定な電流値で充
電されて行くことになる。

ところで、前記したコンデンサＣの両端には、
スイツチSWの固定接点Ｆと可動接点Ｖとが接続
されており、スイツチSWは制御信号S₂のハイレ
ベルの期間だけにオフの状態となつて、その期間
だけにコンデンサＣに対する充電動作が許容され
るから、コンデンサＣの端子電圧は積分回路１０
に供給された信号S₆のパルス巾内において信号S₆
の極性に応じた極性をもち、かつ、信号S₆の電圧
値に応じて定まる一定の傾斜で直線的に次第に大
きくなるような変化特性を示す信号S₇（第２図の
ｇ）となされる。コンデンサＣにおける端子電圧
の変化が直線的な傾斜特性を示すのは、コンデン
サＣに対する充電がトランジスタX₁，X₂、抵抗
R₃，R₄などからなる定電流回路からの一定電流
によつて行なわれるようになされているからであ
る。

可変積分時定数の積分回路１０によつて作られ
た第２図のｇに示す補正信号S₇は、希望信号（原
信号）におけるパルス性雑音の存在期間の希望信
号の傾斜を近似的に直線補間しうるようなものと
なつており、したがつて、第１のサンプルホール
ド回路５の出力信号S₃と前記した補正信号S₇とが
加算回路６において加算されて得られる出力信号
S₈は、第２図のｈに示されているように原信号に
近似した波形を有するものとなる。

（効 果） 以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいはパルス性雑音
の期間中の信号のレベルを、パルス性雑音の直前
の信号の信号レベルに保持するようにしたりし
て、パルス性雑音の低減を図かるようにした既述
した従来法によるパルス性雑音の低減装置とは異
なり、パルス性雑音の期間で生じる信号の欠落の
補間も行なわれるために聴感的に不自然さを起こ
すことなくパルス性の雑音の低減を効果的に行な
うことが可能であり、また、欠落信号の補間のた
めの回路構成も簡単なアナログ回路で実現できる
ために、低コストで性能の優れたオーデイオ機器
を容易に提供することができる。

なお、本発明のパルス性雑音の低減装置は、パ
ルス性雑音の生じている時間巾が狭い場合には充
分な効果を期待できるが、パルス性雑音の生じて
いる時間巾の広い場合には補正効果がやや低下す
ることがある。しかしながら、自動車やオートバ
イなどによるイグニツシヨン雑音、電動機が内蔵
されている電気機器から発生されるパルス性雑
音、オーデイオデイスクに付着している塵埃や傷
などで発生するポツプ雑音、ビデオデイスクの信
号欠落時に音声信号に生じるドロツプアウト雑
音、その他のパルス性雑音に有効に応用されうる
ことは勿論である。

【図面の簡単な説明】

第１図は、本発明のパルス性雑音の低減装置の
一実施態様のブロツク図、第２図は動作説明用の
波形図、第３図は可変積分時定数の積分回路の一
例構成のものの回路図である。 １……入力端子、２……遅延回路、CSG……
制御信号発生回路、３……パルス性雑音検出回
路、４……パルス整形回路、５，８……第１、第
２のサンプルホールド回路、６……加算回路、７
……微分回路、９……ゲート回路、１０……可変
積分時定数の積分回路、１１……出力端子。

Claims (1)

1. 【特許請求の範囲】 １ パルス性雑音を含む入力オーデイオ信号中の
   パルス性雑音を検出し、前記のパルス性雑音が生
   じている期間と対応するパルス巾を有する制御信
   号を発生させる手段と、入力オーデイオ信号中の
   パルス性雑音と対応して前記した制御信号の発生
   手段で発生された制御信号と、その制御信号と対
   応するパルス性雑音との間の時間差に略々等しい
   遅延時間を有する遅延回路によつて、パルス性雑
   音を含む入力オーデイオ信号を遅延させた後に、
   前記の制御信号がサンプリングパルスとして供給
   されている第１のサンプルホールド回路に与える
   手段と、前記した第１のサンプルホールド回路の
   出力信号を加算回路へそれの一方入力信号として
   与える手段と、前記した加算回路からの出力信号
   を出力端子と微分回路とに与える手段と、前記し
   た微分回路の出力信号を前記した制御信号がサン
   プリングパルスとして供給されている第２のサン
   プルホールド回路に与える手段と、前記の第２の
   サンプルホールド回路の出力信号を、前記した制
   御信号がゲート信号として供給されているゲート
   回路に与える手段と、前記したゲート回路の出力
   信号を、入力電圧値に応じて積分時定数が変化す
   るように構成された可変積分時定数の積分回路に
   与えて補正信号を得る手段と、前記の補正信号を
   加算回路へそれの他方入力信号として与えて、補
   正信号と前記した第１のサンプルホールド回路の
   出力信号とを加算回路で加算して、加算回路より
   パルス性雑音の低減されたオーデイオ信号を出力
   させるようにしたパルス性雑音の低減装置。 ２ 可変積分時定数の積分回路として、直線的な
   積分特性を有するものを用いた特許請求の範囲第
   １項に記載のパルス性雑音の低減装置。 ３ 可変積分時定数の積分回路として、それに入
   力される信号の極性と対応した極性の積分出力信
   号が得られるようなものとして構成されたものを
   用いた特許請求の範囲第１項に記載のパルス性雑
   音の低減装置。