JPS632494B2 - - Google Patents

Info

Publication number
JPS632494B2
JPS632494B2 JP12720582A JP12720582A JPS632494B2 JP S632494 B2 JPS632494 B2 JP S632494B2 JP 12720582 A JP12720582 A JP 12720582A JP 12720582 A JP12720582 A JP 12720582A JP S632494 B2 JPS632494 B2 JP S632494B2
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
noise
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12720582A
Other languages
English (en)
Other versions
JPS5917733A (ja
Inventor
Yukinobu Ishigaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP12720582A priority Critical patent/JPS5917733A/ja
Priority to KR1019830003356A priority patent/KR860001342B1/ko
Priority to US06/516,242 priority patent/US4626788A/en
Priority to DE8383304243T priority patent/DE3377254D1/de
Priority to EP83304243A priority patent/EP0099760B1/en
Publication of JPS5917733A publication Critical patent/JPS5917733A/ja
Publication of JPS632494B2 publication Critical patent/JPS632494B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーデイオ機器、ラジオ受信機、テ
レビジヨン受像機、ビデオ・デイスク・プレーヤ
などにおけるオーデイオ信号系へ外部から混入し
たパルス性雑音の低減が聴感的に良好に行なわれ
うるようにしたパルス性雑音の低減装置に関する
ものである。
(従来技術) オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば自動車のイグニツ
シヨン雑音あるいは他の電気機器で発生したパル
ス性の雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。
そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断(利得がゼロまで
低下させる…スケルチ回路の採用)して、パルス
性雑音の低減を図かろうとする方法、(ロ)パルス性
雑音の期間における信号の信号レベルを、パルス
性雑音の期間の直前の信号レベルに保持して、パ
ルス性雑音の低減を図かろうとする方法、などが
最も一般的な雑音の低減手段として実用されて来
ているが、これらの(イ)、(ロ)の手段ではパルス性雑
音の期間中に信号の欠落するという欠点があり、
また、前記した(イ)、(ロ)の手段の適用によつても雑
音の低減効果が充分に得られないということが問
題となつていた。
ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデジタル機器などで採用されては
いるが、それの実施に当つては複雑高価な回路の
使用が必要とされるために、このような解決手段
は一般的なオーデイオ機器には応用されていな
い。
(発明の解決しようとする問題点) 上述のように、信号中に混入しているパルス性
雑音の低減を行なつた場合に、パルス性雑音の存
在期間と対応して信号の欠落が生じるのでは、パ
ルス性雑音の低減によつても良好な品質のオーデ
イオ信号が得られないということが問題になるの
であり、また、前記した問題点の解決のための、
信号の欠落部分の補間に際して、複雑で高価な回
路の使用が必要とされるということは、一般的な
オーデイオ機器に対する適用が困難であるという
ことが問題となる。
(問題点を解決するための手段) 本発明は、サンプルホールド回路と、微分回
路、ゲート回路、及び、信号レベル制限回路、な
らびに入力電圧値に応じて積分時定数が変化する
ように構成された可変積分時定数の積分回路など
で構成された簡単な回路構成のアナログ回路によ
つて、パルス性雑音の期間の信号の欠落部分を補
間できるような補正信号を作り出し、その補正信
号を用いて品質の良好なオーデイオ信号が得られ
るようにしたパルス性雑音の低減装置を提供する
ものである。
(実施例) 以下、添付図面を参照しながら本発明のパルス
性雑音の低減装置の具体的な内容について詳細に
説明する。第1図は本発明のパルス性雑音の低減
装置の一実施態様のブロツク図であつて、この第
1図において、1はパルス性雑音が混入されてい
る状態の入力オーデイオ信号S1(第2図のa)の
入力端子、2は遅延回路、CSGはパルス性雑音
検出回路3とパルス整形回路4とによつて構成さ
れている制御信号発生回路であつて、この制御信
号発生回路CSGからは、入力オーデイオ信号S1
に混入されているパルス性雑音の存在する期間と
対応するパルス巾の制御信号S2(第2図のb)が
発生される。制御信号発生回路CSGにおけるパ
ルス性雑音検出回路3及びパルス整形回路4とし
ては、それぞれ周知構成のものの内から適当なも
のが選択使用されてよい。
ところで、制御信号発生回路CSGから発生さ
れる制御信号S2は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号
発生回路CSGにおいて、入力オーデイオ信号中
に混入されているパルス性雑音を検出し、それに
応じて前記のパルス性雑音の存在する期間と対応
するパルス巾の制御信号S2が発生されるまでに
は、使用されるパルス性雑音の検出回路3の動作
特性に応じて定まる所定の時間遅れが生じている
から、入力オーデイオ信号中に混入されているパ
ルス性雑音と、そのパルス性雑音と対応して発生
された制御信号S2との間の時間差に略々等しい遅
延時間を有する遅延回路2により入力端子1に供
給された入力オーデイオ信号を遅延させて、前記
した制御信号S2によつて行なわれるべき各種の信
号処理が、入力オーデイオ信号におけるパルス性
雑音の存在位置で正しく行なわれるようにする。
第2図のaで示す入力オーデイオ信号S1は、遅
延回路2によつて所要の時間遅延が与えられた状
態の入力オーデイオ信号S1であり、第2図のaで
示されている入力オーデイオ信号S1に混入されて
いるパルス性雑音の存在位置と、第2図のbで示
されている制御信号S2の時間軸上の位置とは正し
く一致している。
なお、第2図では入力オーデイオ信号S1に対し
て、時刻t1→t2,t3→t4,t5→t6の各期間に、パル
ス性雑音N1,N2,N3が混入しているものとして
例示されている。
第1図において、遅延回路2から出力された入
力オーデイオ信号S1は、第1のサンプルホールド
回路5に供給されるが、この第1のサンプルホー
ルド回路5は、それに入力された第2図aの入力
オーデイオ信号S1に混入されている各パルス性雑
音N1,N2,N3の存在期間の直前の信号S1の信号
レベルを、パルス性雑音の存在期間にわたつて保
持するような動作を制御信号S2の制御の下に行な
う。
したがつて、前記した第1のサンプルホールド
回路5からは、第2図のcで示す信号S3が出力さ
れ、この信号S3は加算回路11と微分回路6とに
与えられる。微分回路6では、第2図のcで示す
信号S3を微分した第2図のdで示すような信号S4
を出力して、それを第2のサンプルホールド回路
7に与える。
第2のサンプルホールド回路7は、第2図のd
に示されている信号S4における制御信号S2のパル
ス巾の期間(入力オーデイオ信号S1における各パ
ルス性雑音N1,N2,N3の存在期間と同じ)の直
前の時間位置の信号の信号レベルを、制御信号S2
のパルス巾の期間にわたつて保持するように動作
するから、第2のサンプルホールド回路7からは
第2図のeに示すような信号S5が出力されてそれ
がゲート回路8に供給される。
ゲート回路8は制御信号S2の期間中だけにゲー
トを開くように動作するから、ゲート回路8から
の出力信号は第2図のfに示すような信号S6とな
る。
ゲート回路8からの出力信号S6は、信号レベル
制限回路9に与えられて、前記した信号S6が信号
レベル制限回路9に設定されている一定の信号レ
ベル以下の場合には信号S6がそのままの状態で可
変積分時定数の積分回路10に入力されるように
し、また、前記した信号S6が信号レベル制限回路
9に設定されている一定の信号レベルを超えてい
る大きさのものであつた場合には、信号レベル制
限回路9に設定されている信号レベルに制限され
た状態の信号S6aとして、それが可変積分時定数
の積分回路10に入力されるようにする。前記し
た信号レベル制限回路9としては、例えばトラン
ジスタ、あるいはダイオードを使用して構成され
ているリミツタが用いられてよい。
可変積分時定数の積分回路10は、入力電圧値
に応じて積分時定数が変化するように構成されて
いるものであり、第2図のfに示されている信号
S6(または信号S6a)が入力されたときに、それを
積分して第2図のgに示されているような補正信
号S7として加算回路11に与える。
加算回路11では、既述の第1のサンプルホー
ルド回路5の出力信号S3(第2図のc)と、可変
積分時定数の積分回路10から出力された補正信
号S7(またはS7a)とを加算し、第2図のhに示す
ような信号S8を出力端子12に出力する。
この出力端子12に出力される信号S8は、入力
オーデイオ信号S1のパルス性雑音N1,N2,N3
が、第1のサンプルホールド回路5におけるホー
ルド動作によつて除去された状態の信号S3に対し
て、微分回路6、第2のサンプルホールド回路
7、ゲート回路8、信号レベル制限回路9、及び
可変積分時定数の積分回路10などの一連の回路
の動作によつて作られた補正信号S7(またはS7a
が加算されることにより、もとのオーデイオ信号
(希望信号)の波形に近似した波形で聴感的に不
自然さの少ない信号となされているのである。
第1のサンプルホールド回路5の出力信号S3
対して加算器11で加算されるべき補正信号S7
しては、入力オーデイオ信号S1における各パルス
性雑音の期間が、第1のサンプルホールド回路5
によつて、それぞれのパルス性雑音の期間の直前
の信号レベルに保持されたことにより失なわれた
原信号(希望信号)の傾斜情報を復原させうるよ
うなものでなければならないが、そのような補正
信号S7は前記した一連の回路、すなわち、微分回
路6、第2のサンプルホールド回路7、ゲート回
路8、信号レベル制限回路9及び可変積分時定数
の積分回路10などの一連の回路によつて容易に
作ることができる。
上記の点を具体的に説明すると次のとおりであ
る。パルス性雑音の混入により前述のようにして
失なわれる原信号(希望信号)の傾斜情報は、原
信号に対するパルス性雑音の混入が、第2図のa
のパルス性雑音N1のように、原信号の波形の頂
上部分の比較的平らな部分に混入した場合と、第
2図のaのパルス性雑音N2のように、原信号の
交流軸線部分、すなわち原信号中で最大の傾斜を
示す部分に混入した場合と、第2図のaのパルス
性雑音N3のように、原信号における波形の頂上
部と交流軸線との中間の部分で、傾斜の程度が中
程度の部分に混入した場合とにおいてそれぞれ異
なるから、第2図のaにおけるパルス性雑音N1
N2,N3の混入によつて原信号から失なわれるこ
とになる傾斜情報と対応して発生させるべき補正
信号S7としては、パルス性雑音N1が混入してい
た原信号部分と対応する部分に用いられる補正信
号は、第2図中で時刻t1→t2に示されている補正
信号S7(第2図のg)のようにその傾斜が最も緩
く、また、パルス性雑音N2が混入していた原信
号部分と対応する部分に用いられる補正信号は、
第2図中で時刻t3→t4に示されている補正信号
(第2図のg)のように、その傾斜が最も急で、
さらに、パルス性雑音N3が混入していた原信号
部分と対応する部分に用いられる補正信号は、第
2図中で時刻t5→t6に示されている補正信号S7
(第2図のg)のように、その傾斜が中程度のも
のとなされなければならない。
そして、第2図のgに示すような補正信号S7
ように、それぞれ異なる傾斜を示す信号は、原信
号の傾斜情報を極性と電圧値とで表わしているよ
うな信号S6(第2図のf)を、入力電圧値に従つ
て積分時定数が変化するように構成されている可
変積分時定数の積分回路10に与えて、その積分
回路10からの出力信号として得ることができ
る。
また、前記のように極性と電圧値とによつて原
信号の傾斜情報を表わしているような信号S6は、
第1のサンプルホールド回路5から出力信号S3
(第2図のc)を微分回路6によつて微分して得
た信号S4、すなわち原信号(希望信号)及び信号
S3などに対して90度の位相差を示しているととも
に、信号S3におけるホールド期間と対応する期間
がゼロとなされているような信号S4(第2図のd)
におけるゼロの区間の開始位置の縁部の情報(ゼ
ロ区間の開始位置の縁部は、原信号傾斜の向きに
応じて、立上がり縁となつたり、あるいは立下が
り縁となつたりしており、また、原信号における
傾斜の程度に応じて縁部の長さが変化している)
に基づいて作り出すことができる。
すなわち、微分回路6からの出力信号S4(第2
図のd)を第2のサンプルホールド回路7に与え
て、この第2のサンプルホールド回路7で信号S4
におけるゼロ区間が、前記のゼロ区間の直前の信
号S4の信号レベルの状態に保持されている状態の
ホールド期間となされている信号S5を作り、前記
の信号S5におけるホールド期間の信号だけをゲー
ト回路8で抜出すと、第2図のfに示すような信
号S6が得られるのであり、原信号の周期に比べて
信号S6のパルス巾が著るしく小さい場合にこの信
号S6は前述のように微分回路6からの出力信号S4
におけるゼロ区間の開始位置の縁部が有していた
原信号の傾斜情報を、極性と電圧値とによつて良
好に示しているものとなつている。ゲート回路8
からの出力信号S6は、信号レベル制限回路9を通
して可変積分時定数の積分回路10に供給され
る。
第2図のfに示されているような信号S6、また
は信号S6が信号レベル制限回路9によつて振幅制
限された状態の信号S6aを積分して第2図のgに
示されているような補正信号S7またはS7aを作り
出す積分回路10は、既述したように、それに加
えられた入力信号の信号S6(または信号S6a)の電
圧値に応じて積分時定数が変化するような可変積
分時定数の積分回路であるが、第3図に前記した
可変積分時定数の積分回路10の具体的な一例構
成を示す。
第3図において、10aは入力端子、10bは
出力端子、10cは制御信号の供給端子であり、
これらの各端子10a,10b,10cの図面符
号は第1図中に示す可変積分時定数の積分回路1
0のブロツクにも参考のために付してある。
第3図において、A1,A2は演算増幅器、X1
X4はトランジスタ、R1〜R6は抵抗、Cはコンデ
ンサであり、また、SWは制御信号の供給端子1
0cに供給される制御信号S2によつて開閉制御さ
れるスイツチであつて、このスイツチは制御信号
S2がハイレベルの状態のときにオフの状態になさ
れるような動作を行なう。なお、このスイツチ
SWとしては電子スイツチが使用される。
トランジスタX1のコレクタは、トランジスタ
X3のベースに接続されるとともに、抵抗R1を介
してプラス電源+Vccに接続されており、また、
前記のプラス電源+Vccには、抵抗R4を介してト
ランジスタX2のエミツタと、抵抗R5を介してト
ランジスタX3のエミツタとが接続されている。
前記トランジスタX3のコレクタにはトランジ
スタX4のコレクタが接続されており、その接続
点ZにはコンデンサCの非接地側と、演算増幅器
A2の入力端子と、スイツチSWの固定接点Fとが
接続されており、前記のスイツチSWの可動接地
Vは接地されている。
トランジスタX1のエミツタは抵抗R3を介して
マイナス電源−Vccに接続されており、また、こ
のマイナス電源−Vccには抵抗R2を介してトラン
ジスタX2のコレクタが接続されているとともに、
抵抗R6を介してトランジスタX4のエミツタに接
続されている。そして、前記したトランジスタ
X2のコレレクタはトランジスタX4のベースに接
続されている。
第3図示の可変積分時定数の積分回路10の入
力端子10aに供給される信号S6は、既述のよう
にオーデイオ信号S1に混入しているパルス性雑音
が、オーデイオ信号S1の波形上のどのような関係
位置に存在しているのかによつて、それの極性や
波高値などを異にしているものとなつている。
さて、入力端子10aに供給された信号S6は演
算増幅器A1によつて増幅されてY点に出力され
た後にトランジスタX1,X2のベースに与えられ
る。
前記したトランジスタX1とトランジスタX2
は、前記したY点の電圧がゼロの状態において、
トランジスタX3及びトランジスタX4と抵抗R5
R6とによつて構成されている定電流回路中の点
Zの電圧をゼロとするような基準の動作状態での
動作を行なう。
Y点の電圧が正極性のときは、トランジスタ
X1のコレクタ電流が増加して、トランジスタX1
のコレクタ抵抗R1の電圧降下が大きくなり、そ
れにより、トランジスタX3のコレクタ電流が増
加し、また、Y点の正極性の電圧によつてトラン
ジスタX2のコレクタ電流が減少し、それにより
トランジスタX2のコレクタ抵抗R2の電圧降下が
小さくなつて、トランジスタX4のコレクタ電流
の減少が生じ、定電流回路中のZ点の電圧は、Y
点と同じ正極性の電圧になる。
Y点の電圧が負極性のときは、トランジスタ
X1のコレクタ電流が減少して、トランジスタX1
のコレクタ抵抗R1の電圧降下が小さくなり、そ
れによりトランジスタX3のコレクタ電流が減少
し、また、Y点の負極性の電圧によつてトランジ
スタX2のコレクタ電流が増加し、トランジスタ
X2のコレクタ抵抗R2の電圧降下が大きくなつて、
トランジスタX4のコレクタ電流の増加が生じ、
定電流回路中のZ点の電圧は、Y点と同じ負極性
の電圧になる。
したがつて、定電流回路中のZ点に接続されて
いるコンデンサCは、積分回路10の入力端子1
0aに供給される信号S6がゼロの場合には充電さ
れることがなく、また、信号S6が正極性の場合に
は、コンデンサCはそれに正電圧が生じるように
信号S6の電圧値に応じて定まる一定な電流値で充
電されて行き、さらに、信号S6が負極性の場合に
は、コンデンサCはそれに負電圧が生じるように
信号S6の電圧値に応じて定まる一定な電流値で充
電されて行くことになる。
ところで、前記したコンデンサCの両端には、
スイツチSWの固定接点Fと可動接点Vとが接続
されており、スイツチSWは制御信号S2のハイレ
ベルの期間だけにオフの状態となつて、その期間
だけにコンデンサCに対する充電動作が許容され
るから、コンデンサCの端子電圧は積分回路10
に供給された信号S6のパルス巾内において信号S6
の極性に応じた極性をもち、かつ、信号S6の電圧
値に応じて定まる一定の傾斜で直線的に次第に大
きくなるような変化特性を示す信号S7(第2図の
g)となされる。コンデンサCにおける端子電圧
の変化が直線的な傾斜特性を示すのは、コンデン
サCに対する充電がトランジスタX3,X4、抵抗
R5,R6などからなる定電流回路からの一定電流
によつて行なわれるようになされているからであ
る。
可変積分時定数の積分回路10によつて作られ
た第2図のgに示す補正信号S7は、希望信号(原
信号)におけるパルス性雑音の存在期間の希望信
号の傾斜を近似的に直線補間しうるようなものと
なつており、したがつて、第1のサンプルホール
ド回路5の出力信号S3と前記した補正信号S7とが
加算回路11において加算されて得られる出力信
号S8は、第2図のhに示されているように原信号
に近似した波形を有するものとなる。
第2図a〜hに示す波形図を参照して述べてき
た第1図示の本発明のパルス性雑音の低減装置に
ついてのこれまでの動作説明は、入力オーデイオ
信号中に混入されているパルス性雑音が、第2図
aのパルス性雑音N1〜N3のように原信号(希望
信号)の周期に比べて著るしく短かい存在期間を
示すものであつた場合における装置の動作説明で
あり、上述のように、入力オーデイオ信号中に混
入されるパルス性雑音が、希望信号の周期に比べ
て著るしく存在期間の短かいものであつた場合に
は、パルス性雑音の混入期間における希望信号に
おける信号の欠落が、補正信号S7によつて良好な
状態で直線補間されうるのであるが、同一の存在
期間を有するパルス性雑音であつても、そのパル
ス性雑音が混入される部分の希望信号の周波数が
高くなつている場合には、パルス性雑音の存在期
間が希望信号の周期に対して相対的に長くなり、
そのために、補正信号S7による原信号に対する直
線補間に際して補正誤差を生じさせることが問題
となる。
第4図のa〜fは、前記の問題点の所在の説明
と、問題点の解決手段の説明とに用いる波形図で
あつて第4図のaはパルス性雑音Nが混入されて
いる状態の入力オーデイオ信号S1の波形例図であ
り、第4図のaに示されているパルス性雑音Nは
それの存在期間ta→tbが希望信号の周期の略々1/
4近くになつている場合を例示したものである。
第4図のbは、入力オーデイオ信号S1に混入さ
れたパルス性雑音Nの存在期間ta→tbと対応する
パルス巾を有する制御信号S2であり、これは既述
のように制御信号発生回路CSGによつて作られ
る。
また、第4図のcは第1のサンプルホールド回
路5からの出力信号S3であり、この信号S3が微分
回路6で微分されて信号S4となされ、次いで前記
の信号S4は第2のサンプルホールド回路7におけ
るサンプルホールド動作によつて信号S5となさ
れ、次にゲート回路8によつて信号S6となされる
ことは、第2図のc〜fに示されている信号S3
S6を参照して行なつた既述した装置の動作説明の
とおりである。
ここで、ゲート回路8から出力される信号S6
は、既述したとおりに、原信号の周期に比べて信
号S6のパルス巾が著るしく小さな場合には、微分
回路6からの出力信号S4におけるゼロ区間の開始
位置の縁部が有していた原信号の傾斜情報を、極
性と電圧値とによつて良好に示しているものとな
つているのであるが、パルス性雑音Nが混入して
いる部分の原信号の周波数が高くなつていて、希
望信号の周期に対するパルス性雑音の存在期間の
占める割合いが相対的に大きくなつている場合に
は、信号S6を得るために用いられている信号S4
すなわち、信号S3を微分して得た信号S4は、周波
数の高い信号S3を微分することによつて微分値が
大きなものとなつており、したがつて、前記した
信号S6も希望信号の周波数が高くなるのにつれて
大きな波高値を有しているものとなつているとと
もに、それのパルス巾が希望信号の周期中に大き
な割合いを占めていることにより、ゲート回路8
から出力された第4図のdの実線図示のような信
号S6をそのまま可変積分時定数の積分回路10に
与えて積分を行なうと、それによつて作られる補
正信号は、第4図のeの実線図示の補正信号S7
ように、希望信号の欠落部分を良好に直線補間す
る際に必要とされる補正信号よりも傾斜の大きな
信号が作られてしまい、加算回路11において、
信号S3と補正信号S6とを加算すると、加算回路1
1からは第4図のfの実線図示の信号のように、
補正誤差nが生じているような出力信号が現われ
てしまうことになる。
そこで、本発明のパルス性雑音の低減装置で
は、ゲート回路8と可変積分時定数の積分回路1
0との間に、信号レベル制限回路9を設けて、上
述のような問題点が良好に解決できるようにして
いるのである。
すなわち、ゲート回路8から出力された信号S6
の波高値は、微分回路6における信号S3に対する
微分動作と対応して、希望信号の周波数が高くな
る程大きくなるが、前記した信号S6の波高値が希
望信号の周波数が高くなつても予め定められた大
きさ以上とはならないように、ゲート回路8と可
変積分時定数の積分回路10との間に信号レベル
制限回路9を設けると、希望信号の周波数が高い
場合でも信号S6の波高値は、信号レベル制限回路
9に設定されている信号レベルに制限されるの
で、上記した問題点すなわち、希望信号の周波数
が高い場合に補正誤差nが生じるという問題点は
良好に解消される。
第4図のd〜fにおける点線図示の波形は、前
記した信号レベル制限回路9において、ゲート回
路8の出力信号S6を、第4図のd中に示すCL―
CLの信号レベルでレベル制限を行なつた場合の
信号S6a、信号S7a、信号S8aをそれぞれ示してい
る。
信号レベル制限回路9において信号S6に対して
施こすべき信号レベルの制限値(クリツプレベ
ル)CL―CLは、例えば希望信号における最高周
波数よりも僅かに低い周波数の信号中に、その信
号の1/4周期に近い存在期間を示すようなパルス
性雑音が混入しているような場合に、信号の欠落
部分が良好な状態で直線補間されうるような補正
信号S7を可変積分時定数の時定数回路10で発生
させることができるような信号S6aが信号レベル
制限回路9で作られるように設定されればよいの
である。
(効 果) 以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいはパルス性雑音
の期間中の信号レベルを、パルス性雑音の直前の
信号の信号レベルに保持するようにしたりして、
パルス性雑音の低減を図かるようにした既述した
従来法によるパルス性雑音の低減装置とは異な
り、パルス性雑音の期間で生じる信号の欠落に対
する直線補間も行なわれるために、聴感的に不自
然さを起こすことなくパルス性の雑音の低減を効
果的に行なうことが可能であり、また、欠落信号
の補間のための回路構成も簡単なアナログ回路で
実現できるために、低コストで性能の優れたオー
デイオ機器を容易に提供することができる。
さらに、本発明のパルス性雑音の低減装置で
は、パルス性雑音の生じている時間巾が狭い場合
に充分な効果を期待できることは勿論のこと、希
望信号の周波数が高くてパルス性雑音の生じてい
る時間巾が希望信号の周期に対して占める割合い
が大となつても、補正誤差の少ない補間動作が行
なわれるのであり、例えば、自動車やオートバイ
などによるイグニツシヨン雑音、電動機が内蔵さ
れている電気機器から発生されるパルス性雑音、
オーデイオデイスクに付着している塵埃や傷など
で発生するポツプ雑音、ビデオデイスクの信号欠
落時に音声信号に生じるドロツプアウト雑音、そ
の他のパルス性雑音の低減に有効に応用されうる
ことは勿論である。
【図面の簡単な説明】
第1図は、本発明のパルス性雑音の低減装置の
一実施態様のブロツク図、第2図及び第4図は動
作説明用の波形図、第3図は可変積分時定数の積
分回路の一例構成のものの回路図である。 1……入力端子、2……遅延回路、CSG……
制御信号発生回路、3……パルス性雑音検出回
路、4……パルス整形回路、5,7……第1、第
2のサンプルホールド回路、6……微分回路、8
……ゲート回路、9……信号レベル制限回路、1
0……可変積分時定数の積分回路、11……加算
回路、12……出力端子。

Claims (1)

  1. 【特許請求の範囲】 1 パルス性雑音を含む入力オーデイオ信号中の
    パルス性雑音を検出し、前記のパルス性雑音が生
    じている期間と対応するパルス巾を有する制御信
    号を発生させる手段と、入力オーデイオ信号中の
    パルス性雑音と対応して前記した制御信号の発生
    手段で発生された制御信号と、その制御信号と対
    応するパルス性雑音との間の時間差に略々等しい
    遅延時間を有する遅延回路によつて、パルス性雑
    音を含む入力オーデイオ信号を遅延させた後に、
    前記の制御信号がサンプリングパルスとして供給
    されている第1のサンプルホールド回路に与える
    手段と、前記した第1のサンプルホールド回路の
    出力信号を加算回路と微分回路とに与える手段
    と、前記の微分回路の出力信号を前記した制御信
    号がサンプリングパルスとして供給されている第
    2のサンプルホールド回路に与える手段と、前記
    の第2のサンプルホールド回路の出力信号を、前
    記した制御信号がゲート信号として供給されてい
    るゲート回路に与える手段と、前記したゲート回
    路の出力信号を振幅制限回路に与えて、振幅制限
    回路より振幅制限出力信号を得る手段と、前記の
    振幅制限出力信号を、入力電圧値に応じて積分時
    定数が変化するように構成された可変積分時定数
    の積分回路に与えて補正信号を得る手段と、前記
    の補正信号を加算回路に与えて、補正信号と前記
    した第1のサンプルホールド回路の出力信号とを
    加算して、加算回路よりパルス性雑音の低減され
    たオーデイオ信号を出力させる手段とからなるパ
    ルス性雑音の低減装置。 2 可変積分時定数の積分回路として、直線的な
    積分特性を有するものを用いた特許請求の範囲第
    1項に記載のパルス性雑音の低減装置。 3 可変積分時定数の積分回路として、それに入
    力される信号の極性と対応した極性の積分出力信
    号が得られるようなものとして構成されたものを
    用いた特許請求の範囲第1項に記載のパルス性雑
    音の低減装置。
JP12720582A 1982-07-21 1982-07-21 パルス性雑音の低減装置 Granted JPS5917733A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12720582A JPS5917733A (ja) 1982-07-21 1982-07-21 パルス性雑音の低減装置
KR1019830003356A KR860001342B1 (ko) 1982-07-21 1983-07-21 펄스성 잡음의 저감장치
US06/516,242 US4626788A (en) 1982-07-21 1983-07-21 Circuit for reconstructing noise-affected signals
DE8383304243T DE3377254D1 (en) 1982-07-21 1983-07-21 Circuit for reconstructing noise-affected signals
EP83304243A EP0099760B1 (en) 1982-07-21 1983-07-21 Circuit for reconstructing noise-affected signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12720582A JPS5917733A (ja) 1982-07-21 1982-07-21 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS5917733A JPS5917733A (ja) 1984-01-30
JPS632494B2 true JPS632494B2 (ja) 1988-01-19

Family

ID=14954315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12720582A Granted JPS5917733A (ja) 1982-07-21 1982-07-21 パルス性雑音の低減装置

Country Status (1)

Country Link
JP (1) JPS5917733A (ja)

Also Published As

Publication number Publication date
JPS5917733A (ja) 1984-01-30

Similar Documents

Publication Publication Date Title
JPH07177386A (ja) 画像輪郭強調装置
JPS6325543B2 (ja)
JPS59121094A (ja) 残響装置
JPH08111792A (ja) 画像輪郭強調器
JPS6035837A (ja) パルス性雑音の低減装置
US4531095A (en) Impulse noise reduction by linear interpolation having immunity to white noise
JPS632494B2 (ja)
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS632495B2 (ja)
JPS632496B2 (ja)
JPS632493B2 (ja)
JPS6325542B2 (ja)
JPS632497B2 (ja)
JPS6322741B2 (ja)
JPS632499B2 (ja)
JPS638654B2 (ja)
JPS6313524A (ja) パルス性雑音の低減装置
JPS6322742B2 (ja)
JPS6325544B2 (ja)
JPS6323688B2 (ja)
JPS632498B2 (ja)
JPS6323689B2 (ja)
JPS6313523A (ja) パルス性雑音の低減装置
JP2570256B2 (ja) デイジタルクリツプ補正回路
JP3355632B2 (ja) レベル制御回路