JPS632499B2 - - Google Patents

Info

Publication number
JPS632499B2
JPS632499B2 JP15523782A JP15523782A JPS632499B2 JP S632499 B2 JPS632499 B2 JP S632499B2 JP 15523782 A JP15523782 A JP 15523782A JP 15523782 A JP15523782 A JP 15523782A JP S632499 B2 JPS632499 B2 JP S632499B2
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse noise
period
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15523782A
Other languages
English (en)
Other versions
JPS5945725A (ja
Inventor
Yukinobu Ishigaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP15523782A priority Critical patent/JPS5945725A/ja
Priority to EP83304418A priority patent/EP0103385B1/en
Priority to US06/517,985 priority patent/US4517518A/en
Priority to DE8383304418T priority patent/DE3370912D1/de
Publication of JPS5945725A publication Critical patent/JPS5945725A/ja
Publication of JPS632499B2 publication Critical patent/JPS632499B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02BINTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
    • F02B75/00Other engines
    • F02B75/02Engines characterised by their cycles, e.g. six-stroke
    • F02B2075/022Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
    • F02B2075/027Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle four

Landscapes

  • Noise Elimination (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーデイオ機器、ラジオ受信機、テ
レビジヨン受像機、ビテオ・デイスク・プレーヤ
などにおけるオーデイオ信号系へ外部から混入し
たパルス性雑音の低減が聴感的に良好に行なわれ
うるようにしたパルス性雑音の低減装置に関する
ものである。
(従来技術) オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば自動車のイグニツ
シヨン雑音あるいは他の電気機器で発生したパル
ス性の雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。
そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断(利得がゼロまで
低下させる…スケルチ回路の採用)して、パルス
性雑音の低減を図かろうとする方法、(ロ)パルス性
雑音の期間における信号の信号レベルを、パルス
性雑音の期間の直前の信号レベルに保持して、パ
ルス性雑音の低減を図かろうとする方法、などが
最も一般的な雑音の低減手段として実用されて来
ているが、これらの(イ)、(ロ)の手段ではパルス性雑
音の期間中に信号の欠落するという欠点があり、
また、前記した(イ)、(ロ)の手段の適用によつても雑
音の低減効果が充分に得られないということが問
題となつていた。
ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデジタル機器などで採用されては
いるが、それの実施に当つては、複雑高価な回路
の使用が必要とされるために、このような解決手
段は一般的なオーデイオ機器には応用されていな
い。
さて、上述のように、信号中に混入しているパ
ルス性雑音の低減を行なつた場合に、パルス性雑
音の存在期間と対応して信号の欠落が生じるので
は、パルス性雑音の低減によつても良好な品質の
オーデイオ信号が得られないということが問題と
なり、また、前記した問題点の解決のための、信
号の欠落部分の補間に際して、複雑で高価な回路
の使用が必要とされるということは、一般的なオ
ーデイオ機器に対する適用が困難であるというこ
とが問題となる。
本出願人会社では上記の従来の問題点を解決す
るために、先に微分回路と、サンプルホールド回
路、及び入力オーデイオ信号中のパルス雑音が生
じている期間における希望信号の傾斜情報を有す
る信号や制御信号が供給されることによつて、入
力オーデイオ信号中のパルス性雑音の除去動作
と、パルス性雑音が生じている期間における希望
信号に対する直線補間動作とが行なわれうるよう
に構成された信号補正回路などよりなる簡単な回
路構成のアナログ回路によつて、パルス性雑音の
生じている期間における信号の欠落部分を補間で
きるような補正信号を作り出し、それにより品質
の良好なオーデイオ信号が得られるようにしたパ
ルス性雑音の低減装置を提案した。
第1図は前記した既提案のパルス性雑音の低減
装置のブロツク図であつて、この第1図におい
て、1はパルス性雑音が混入されている入力オー
デイオ信号S1の入力端子、2は遅延回路、CSG
はパルス性雑音検出回路3とパルス整形回路4と
によつて構成されている制御信号発生回路であつ
て、この制御信号発生回路CSGからは、入力オ
ーデイオ信号S1に混入されているパルス性雑音の
存在する期間と対応するパルス巾の制御信号S2
発生される。
制御信号発生回路CSGにおけるパルス性雑音
検出回路3及びパルス整形回路4としては、それ
ぞれ周知構成のものの内から適当なものが選択使
用されてよい。
ところで、制御信号発生回路CSGから発生さ
れる制御信号S2は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号
発生回路CSGにおいて、入力オーデイオ信号中
に混入されているパルス性雑音を検出し、それに
応じて前記のパルス性雑音の存在する期間と対応
するパルス巾の制御信号S2が発生されるまでに
は、使用されるパルス性雑音の検出回路3の動作
特性に応じて定まる所定の時間遅れが生じている
から、入力オーデイオ信号中に混入されているパ
ルス性雑音と、そのパルス性雑音と対応して発生
された制御信号との間の時間差に略々等しい遅延
時間を有する遅延回路2により入力端子1に供給
された入力オーデイオ信号を遅延させて、前記し
た制御信号S2によつて行なわれるべき各種の信号
処理が、入力オーデイオ信号におけるパルス性雑
音の存在位置で正しく行なわれるようにする。第
2図のaで示す入力オーデイオ信号S1は、遅延回
路2によつて所要の時間遅延が与えられた状態の
入力オーデイオ信号S1であり、第2図のaで示さ
れている入力オーデイオ信号S1に混入されている
パルス性雑音の存在位置と、第2図のbで示され
ている制御信号S2の時間軸上の位置とは正しく一
致している。
なお、第2図では入力オーデイオ信号に対し
て、時刻t1→t2、時刻t3→t4、時刻t5→t6の各期間
にパルス性雑音N1,N2,N3が混入しているもの
として例示されている。
第1図において、遅延回路2から出力された入
力オーデイオ信号は、信号補正回路5の入力端子
5aに供給される。信号補正回路5はそれの具体
的な一例構成が第3図中のブロツク5内の回路に
よつて示されるようなものであつて、制御信号発
生回路CSGで発生された制御信号S2が制御信号
入力端子5cに与えられるとともに、希望信号の
傾斜情報を有する信号S5(第2図のe)が端子5
dに供給されることによつて、出力端子5bには
第2図のcに示すような信号S3、すなわち、入力
オーデイオ信号S1におけるパルス性雑音が除去さ
れているとともに、そのパルス性雑音の生じてい
た期間における希望信号が直線補間されている状
態の出力信号S3が送出される。前記した信号補正
回路5の詳細については、第3図を参照して後述
されている。
前記した信号補正回路5からの出力信号S3は、
装置の出力端子8に出力されるとともに、微分回
路6に供給される。微分回路6は、第2図のcに
示される信号S3を微分して、第2図のdに示され
るような微分信号S4を出力する。
前記した微分信号S4は、原信号(希望信号)や
信号補正回路5からの出力信号S3などに対して90
度の位相差を示しているとともに、前記の信号S3
中において直線補間されている信号区間(原信号
においてパルス性雑音が存在していた期間)にお
ける一定の傾斜を示す信号部分と対応して一定の
信号レベルを示す信号区間が生じているようなも
のとされている。
そして、微分信号S4における前記した一定の信
号レベルを示す信号区間の信号レベルは、原信号
における傾斜の向きに応じて正の信号レベルとな
つたり、あるいは負の信号レベルになつたりとい
うように、原信号の傾斜の向きによつて極性を異
にし、また、原信号における傾斜の程度に応じ
て、前記した微分信号S4中における一定の信号レ
ベルを示す信号区間の信号レベルとゼロレベルと
の隔たりの大きさが変化しているものとなつてい
る。
微分回路6から出力された微分出力信号S4は、
サンプルホールド回路7に供給され、サンプルホ
ールド回路7からは第2図のeに示すような信号
S5が出力される。この信号S5は装置が定常状態で
動作しているときは、前記した信号S4と同一であ
る。サンプルホールド回路7は、装置が定常状態
での動作に入るまでの間における動作のために不
可決なものである。前記したサンプルホールド回
路7に対するサンプリングパルスとしては、制御
信号発生回路CSGで発生された制御信号S2が用
いられる。
前記のサンプルホールド回路7から出力された
信号S5は、既述した微分信号S4における一定の信
号レベルを示している信号区間と対応する一定の
信号レベルを示す信号区間を備えており、既述の
ように、前記した微分信号S4における一定の信号
レベルを示している信号区間は、原信号(希望信
号)の傾斜情報を示すものであるから、サンプル
ホールド回路7からの出力信号S5も、前記した一
定の信号レベルを示す信号区間によつて希望信号
の傾斜情報を含んでいるものとなつている。
サンプルホールド回路7から出力された信号
S5、すなわち、希望信号の傾斜情報を有している
信号S5が補正回路5の端子5dに供給されると、
信号補正回路5では、信号S5がもつている希望信
号の傾斜情報に基づいて、入力オーデイオ信号に
おけるパルス性雑音の混入期間に生じていた信号
の欠落部分が直線補間されうるような補正信号を
作つて、この補正信号により信号の欠落部分の直
線補間を行ない、第2図のcに示すような信号S3
を出力端子8に送出するのである。
次に、第3図を参照して、微分回路6、サンプ
ルホールド回路7の構成例及び信号補正回路5の
構成と動作などについて説明する。第3図におい
て、ブロツク6は微分回路6であり、コンデンサ
Cdと抵抗Rdと増幅器A3とによつて構成されてお
り、また、ブロツク7はサンプルホールド回路7
であつて、スイツチSWsとコンデンサCsと増幅
器A4とによつて構成されている。7aはサンプ
リングパルスとして与えられる制御信号S2の入力
端子であり、サンプルホールド回路7は制御信号
S2のハイレベルの期間にスイツチSWsがオフと
なされて、コンデンサCsにスイツチSWsがオフ
となされる直前の信号レベルを保持させる。
ブロツク5は信号補正回路5であつて、図中に
おいて、5aは入力オーデイオ信号の入力端子、
5bは出力端子、5cは制御信号S2の供給端子、
5dは信号S5の供給端子であり、また、A1は第
1の増幅器、A2は第2の増幅器であつて、第1
の増幅器A1は低出力インピーダンスのものであ
り、また第2の増幅器A2は高入力インピーダン
スのものである。
第1の増幅器A1の出力側と第2の増幅器A2
入力側との間の信号伝送路には、制御信号S2がハ
イレベルの状態のときにオフの状態とされるスイ
ツチSWが設けられており、また、第2の増幅器
A2の入力側と接地間には電荷蓄積用コンデンサ
Cが設けられており、また前記の第2の増幅器
A2の入力側には可変定電流回路VCの出力側が接
続されている。
可変定電流回路VCは、第3図示の例では利得
が−1の位相反転用増幅器−Aと、プラス電源+
VDCに対して抵抗R1を介してエミツタが接続され
ているトランジスタX1と、前記のトランジスタ
X1のコレクタに対してコレクタが接続されてい
るトランジスタX2と、前記のトランジスタX2
エミツタとマイナス電源−VDCとの間に接続され
ている抵抗R2と、プラス電源+VDCとマイナス電
源−VDCとの間に接続されている抵抗R3と可変抵
抗器VRと抵抗R4との直列接続回路とによつて構
成されており、トランジスタX1のベースが抵抗
R3と可変抵抗器VRとの接続点に接続され、また
トランジスタX2のベースが抵抗R4と可変抵抗器
VRとの接続点に接続されている。
可変抵抗器VRは、回路の構成部品の特性のば
らつきなどによる回路のバランスの崩れを補正す
るためのものであり、回路のバランスが正しくと
れるのであれば2本の固定抵抗に代えることもで
きる。
可変定電流回路VCは、それの端子5dの電圧
がゼロのときに、Z点の電圧がゼロとなるような
基準の動作状態での動作を行ない、端子5dの電
圧が正極性のときは、Z点の電圧が端子5dの電
圧と同じ正極性の電圧となり、また、端子5dの
電圧が負極性のときは、Z点の電圧が端子5dの
電圧と同じ負極性の電圧となる。
したがつて、可変定電流回路VCのZ点には端
子5dに与えられる信号S5における一定の信号レ
ベルを示す信号区間の信号の極性と信号の大きさ
とに対応した極性と電圧値とを有する電圧が現わ
れるから、前記したZ点と接地との間にコンデン
サCを接続すれば、そのコンデンサCは信号S5
おける一定の信号レベルを示す信号区間の信号の
極性と同一極性で、かつ、信号S5における一定の
信号レベルを示す信号区間の信号の信号レベルと
対応して定まる一定の充電々流で充電されて行く
ことになる。
第3図中の信号補正回路5において、入力オー
デイオ信号S1にパルス性雑音が混入されていない
状態では、端子5cに供給される制御信号S2がロ
ーレベルの状態にあるから、スイツチSWはオン
となされており、したがつて、入力端子5aに供
給された入力オーデイオ信号S1は、第1の増幅器
A1→スイツチSW→第2の増幅器A2→出力端子
5bの信号伝送路を通過して、入力端子5aから
出力端子5bに伝送される。このとき、前記した
信号伝送路と接地との間に接続されている電荷蓄
積用コンデンサCは、前記した信号伝送路に伝送
されている信号の電圧値に従つた端子電圧値を示
している。なお、入力オーデイオ信号S1にパルス
性雑音が混入されていない上記の状態において、
可変定電流回路VCの出力端子は、オンの状態に
あるスイツチSWを介して、略々ゼロオームとい
うように極めて低い出力インピーダンスを有する
第1の増幅器A1の出力側に接続されている状態
となされているから、可変定電流回路VCへ端子
5dを介して与えられている信号S5と対応して可
変定電流回路VCに発生し、高い出力インピーダ
ンスの可変定電流回路から出力される電流が、前
記した略々ゼロオームの低い出力インピーダンス
を有する第1の増幅器A1の出力側に注入して生
じる電圧は非常に小さいものとなるので、前記し
た可変定電回路VCから発生された電流は、第1
の増幅器A1から第2の増幅器A2へ伝送される希
望信号に対して何らの支障をも与えることがな
い。それで、可変定電流回路VCへ供給する信号
としては、信号S5における一定の信号レベルを示
す信号区間の信号だけを抽出して与えるというよ
うなことをしなくてもよく、可変定電流回路VC
へはサンプルホールド回路7の出力信号S5をその
まま供給してもよいのである。
次に、入力オーデイオ信号S1にパルス性雑音が
混入したときは、パルス性雑音N1〜N3が生じて
いる期間と対応して制御信号S2が発生され、制御
信号S2のハイレベルの期間にわたつてスイツチ
SWがオフとなされる。前記したスイツチSWが
オフとなされることにより、コンデンサCの端子
電圧は、前記したスイツチSWがオフとなされた
時(制御信号S2がハイレベルとなされたとき)の
信号のレベルのままで保持される。
また、可変定電流回路VCの端子5dには、そ
の状態で信号S5における一定の信号レベルを示す
信号区間の信号が与えられていることにより、可
変定電流回路VCは、端子5dに与えられた信号
S5の極性に応じた極性で、かつ、その信号レベル
に応じた一定電流値の電流を出力し、それにより
電荷蓄積用コンデンサCが充電されて行く。そし
て前記の電荷蓄積用コンデンサCに対する充電動
作は、パルス性雑音の生じている期間にわたつて
行なわれて、コンデンサCの端子電圧は直線的に
上昇して行くが、パルス性雑音の混入がなくなつ
た瞬間に、制御信号S2がローレベルとなつてスイ
ツチSWがオンの状態となるので、コンデンサC
の蓄積電荷は第1の増幅器A1の低出力インピー
ダンスによつて瞬時に放電される。
可変電流回路VCは、端子5dに供給される信
号S5、すなわち、希望信号における傾斜情報を極
性と一定の信号レベルで有しているような信号S5
により駆動されることにより、パルスS5の極性や
信号レベルに応じた極性及び一定の電流値の電流
を電荷蓄積用コンデンサCに流入させ、コンデン
サCの端子電圧を信号S5における一定の信号レベ
ルを示す信号区間の信号の極性で信号レベルに対
応した傾斜で直線的に上昇させるが、前記したコ
ンデンサCの端子電圧が可変定電流回路VCから
の電流の流入によつて上昇される以前のコンデン
サCの端子電圧は、スイツチSWがオフの状態と
なされる直前における入力オーデイオ信号の信号
レベルであるから、入力オーデイオ信号S1に混入
したパルス性雑音の期間と対応して信号中に生じ
た信号の欠落が、信号補正回路5の上記のような
動作によつて良好に直線補間されることが明らか
であり、出力端子9に送出される信号S3は原信号
に近似した波形を有するものとなる。
第2図のfは、信号補正回路5中で作られる直
線補間用の補正信号を実線で示し、また、パルス
性雑音がない状態における希望信号の波形を点線
で示したものであるが、この第2図のfは動作の
理解を容易にするための説明図であり、実際の動
作では信号補正回路5からは、第2図のcに示さ
れているような信号S3が出力される。
(発明が解決しようとする問題点) 第1図乃至第3図を参照して説明した既提案の
パルス性雑音の低減装置では、信号S3を微分回路
6によつて微分することにより、微分回路6か
ら、希望信号や信号補正回路5の出力信号S3など
に対して90度の位相差を示しているとともに、パ
ルス性雑音の混入期間における希望信号の傾斜情
報を含んでいる微分信号をS4を発生させ、前記し
た微分信号S4に含まれている希望信号の傾斜情報
に基づいて、パルス性雑音の混入期間における希
望信号の信号の欠落部分に対する直線補間が行な
われるようになされており、この既提案のパルス
性雑音の低減装置は、入力オーデイオ信号中に混
入されているパルス性雑音が希望信号の周期に比
べて著るしく短かい存在期間を示すようなもので
あると、既述のような回路動作によつて、パルス
性雑音の存在期間で生じる信号の欠落部分に対す
る直線補間が良好に行なわれ、聴感的に不自然さ
を生じさせない状態においてパルス性雑音の低減
が効果的に行なわれ得るのであるが、入力オーデ
イオ信号中に混入するパルス性雑音の期間がオー
デイオ信号の周期に対して無視できないような長
さのものとなつた場合には、パルス性雑音の存在
期間における信号の欠落部分に対する直線補間が
良好に行なわれなくなるということが問題となる
のであり、上記の問題は、パルス性雑音の存在期
間が同一であつても、そのパルス性雑音が混入さ
れる部分の希望信号の周波数が高くなつた場合
に、パルス性雑音の存在期間が希望信号の周期に
対して相対的に長くなるということから、希望信
号の高域の周波数成分に対する良好な直線補間を
行なうようにする上で大きな支障を与えることに
なる。
第4図は、第1図(第3図)に示されているよ
うな既提案のパルス性雑音の低減装置における前
記した問題点を説明するために、入力オーデイオ
信号中に混入したパルス性雑音Nが、希望信号の
周期の1/4近くの存在期間を有するようなもので
あつた場合を例に挙げて、その場合の既提案装置
の動作を示す信号の波形図であり、第4図のaは
入力オーデイオ信号中に、それの1/4周期に近い
長さの存在期間を示すパルス性雑音Nが混入して
いる状態の入力オーデイオ信号S1の波形例図であ
り、また、第4図のbは入力オーデイオ信号S1
に混入されているパルス性雑音Nの期間と対応し
て第1図(第3図)示の回路配置における制御信
号発生回路CSGから発生された制御信号S2の波
形図であり、第4図のcは第1図(第3図)示の
回路配置における微分回路6から出力される微分
信号S4と、サンプルホールド回路7から出力され
る信号S5とを共通に示した波形図であり、さらに
第4図のdは第4図のcに示すような波形の信号
S5がサンプルホールド回路7から第1図(第3
図)示の回路配置における信号補正回路5の端子
5dに供給されたときに、信号補正回路5の端子
5bから出力端子8に送出される出力信号S3の波
形図である。
そして、第4図のa〜dに示す波形図からも明
らかなように、第1図(第3図)に示す回路配置
で示されるような構成を有する既提案のパルス性
雑音の低減装置では、入力オーデイオ信号中に混
入するパルス性雑音の期間がオーデイオ信号の周
期の1/4近くの長さにもなると、パルス性雑音の
期間における信号の欠落に対する補間の状態が、
第4図のd中に参考的に示した点線図示のような
ものとはならず、第4図のdの実線図のようなも
のとなつてしまうことは、第2図を参照して既述
した第1図(第3図)示の回路配置を有する既提
案装置についての回路動作の説明からも明らかで
ある。
すなわち、第1図(第3図)示の回路配置にお
いて、それに与えられた入力オーデイオ信号S1
が、例えば第4図のaに示すように、希望信号に
おけるピークの位置から希望信号の約1/4周期に
わたる存在期間を有するパルス性雑音Nの混入さ
れている状態のものであつたとすると、パルス性
雑音Nの期間の開始の部分が入力オーデイオ信号
S1のピーク位置であつて、そこの信号の時間軸上
での傾斜が0のために、微分回路6から出力され
る微分回路S4やサンプルホールド回路7からの出
力信号S5におけるパルス性雑音の期間の信号レベ
ルは、第4図のcに示されるように0となり、し
たがつて、信号補正回路5には傾斜情報が与えら
れないから、入力オーデイオ信号S1のパルス性雑
音Nの混入部分における信号の欠落に対する補間
は、第4図のdの実線図示のように、パルス性雑
音Nの期間の開始の部分における入力オーデイオ
信号S1の信号レベルが、希望信号の1/4周期にわ
たつて保持されている状態となされる。
入力オーデイオ信号に混入されるパルス性雑音
の存在期間の開始の時点が、希望信号のピークの
位置であつても、パルス性雑音の存在期間が希望
信号の1/4周期に比べても著るしく短い場合には、
その期間中における希望信号の信号レベルが希望
信号のピーク値に保持された状態が、パルス性雑
音の期間における信号の欠落部分に対して有効な
直線補間が行なわれている状態となされるのであ
るが、前述のように、パルス性雑音Nの存在期間
が第4図のaに示すように長い場合には、第1図
(第3図)示のような構成を有する既提案のパル
ス性雑音の低減装置では、パルス性雑音の期間に
おける信号の欠落部分に対して良好な直線補間を
行ない得ないのである。
第4図を参照して行なつた問題点の説明では、
希望信号のピーク位置から希望信号の約1/4周期
にわたる部分に対してパルス性雑音が混入してい
る場合を例に挙げたが、希望信号に対して混入さ
れるパルス性雑音の混入位置が、希望信号の波形
上で前記とは異なる部分であつても、希望信号に
混入されるパルス性雑音の存在期間が長い場合に
は、微分回路6から出力される微分信号S4に含ま
れている傾斜情報が不充分なものとなり、希望信
号におけるパルス性雑音の存在期間における信号
の欠落部分における信号の直線補間が不適切な状
態となされることには変わりがない。
(問題点を解決するための手段) 本発明は、パルス性雑音の存在期間が長い場合
にも、パルス性雑音の混入により信号の欠落が生
じた希望信号の部分に対する直線補間が信号補正
回路5において良好に行なわれ得るような傾斜情
報を含む信号S5が信号補正回路5に供給されるよ
うに、サンプルホールド回路7に与えられる信号
が出力信号S3よりも90度以上の所要の位相角だけ
進相している状態のものとなるようにする手段を
設けるとともに、前記した手段の適用によつて信
号中の高い周波数成分の振幅が大きくなりすぎて
信号に対する直線補間が過度に行なわれることが
ないようにするために、利得制限回路を設けて、
既述した既提案のパルス性雑音の低減装置におけ
る問題点が良好に解消されたパルス性雑音の低減
装置を提供できるようにしたものである。
(実施例) 次に、添付図面を参照しながら本発明のパルス
性雑音の低減装置の具体的な内容を詳細に説明す
る。
第5図は本発明のパルス性雑音の低減装置の一
実施態様のブロツク図であつて、この第5図にお
いて、既述した第1図に示すパルス性雑音の低減
装置における構成部分と同一な構成部分には、第
1図中で使用した図面符号と同一の図面符号を付
している。
第5図において、1はパルス性雑音が混入され
ている入力オーデイオ信号S1の入力端子、2は遅
延回路、CSGはパルス性雑音検出回路3とパル
ス整形回路4とによつて構成されている制御信号
発生回路であつて、この制御信号発生回路CSG
からは、入力オーデイオ信号S1に混入されている
パルス性雑音の存在する期間中と対応するパルス
巾の制御信号S2が発生される。
第5図中における遅延回路2、信号補正回路
5、1次微分回路6、サンプルホールド回路7な
どは、第1図(第3図)を参照して説明したパル
ス性雑音の低減装置中における遅延回路2、信号
補正回路5、微分回路6、サンプルホールド回路
7などとそれぞれ対応する構成部分であり、これ
らの各構成部分については第1図(第3図)に示
す既提案のパルス性雑音の低減装置に関する記述
中において、構成や動作などの説明が詳細に行な
われている。
第5図において、信号補正回路5の端子5bか
ら出力端子8へ送出される信号S3は、信号レベル
を所定のように設定するための設けられた第1の
レベルの設定器9を介して微分回路6(1次微分
回路6)へ被微分信号として与えられるととも
に、信号レベルを所定のように設定するために設
けられた第2のレベル設定器10を介して2次微
分回路11にも被微分信号として与えられる。
前記した1次微分回路6から出力された1次微
分信号S41と、2次微分回路11から出力された
2次微分信号S42とは加算器12で加算されるこ
とにより加算信号S4となされるが、この加算信号
S4は、被微分信号S3に対して90度進相している状
態の1次微分信号S41と、被微分信号S3に対して
180度進相している状態の2次微分信号S42との加
算によつて、周波数対移相角との関係が、90度か
ら180度までの間で所要の変化特性を示すような
ものとなされている。
第6図は、希望信号、すなわち、入力オーデイ
オ信号S1に混入しているパルス性雑音が100マイ
クロ秒の期間を有しているものであるときに、パ
ルス性雑音の存在期間に希望信号中へ生じた信号
の欠落部分が、信号補正回路5によつて良好に直
線補間されている状態の信号S3を、信号補正回路
5から出力させるのに必要とされる信号補正回路
5への入力信号S5が得られるようにしようとした
場合における加算信号S4の周波数対移相角特性を
示したものである。
加算信号S4にどのような周波数対移相角特性
(周波数対位相推移特性)をもたせるようにする
のかは、パルス性雑音の存在期間に生じた希望信
号の欠落の部分に対する直線補間を良好に行なわ
せたいと希望するパルス性雑音の存在期間がどの
ような長さのものか、あるいは直線補間を良好に
行なわせようと考えている希望信号の周波数範囲
がどうであるのかなどに応じて定まる。
第7図は、既述た第4図のaの波形図に示され
ている入力オーデイオ信号S1と同様に、それに混
入されているパルス性雑音の存在期間が、希望信
号の1/4周期に近いものであつた場合でも、本発
明装置では1次微分回路6と2次微分回路11と
からの各出力信号を加算器12で加算して、加算
信号S4として希望信号よりも90度以上の所要角度
だけ進相しているものを得て、それをサンプルホ
ールド回路7に与え、サンプルホールド回路7か
らの出力信号S5を後述する利得制限回路13を介
して信号補正回路5の端子5dに供給することに
より信号補正回路5の端子5bからは、パルス性
雑音の存在期間中の信号の欠落部分が直線補間さ
れた状態の信号が得られることを説明するための
波形図であつて、第7図のaはパルス性雑音Nが
混入している入力オーデイオ信号の波形図であ
り、また、第7図のbは制御信号S2の波形図、第
7図のcは希望信号よりも140度進相するように
なされている加算信号S4とサンプルホールド回路
7からの出力信号S5との波形図、第7図のdは信
号補正回路5から出力端子8に出力される信号S3
の波形図である。
本発明装置の動作を説明するのに用いられる第
7図のa〜dの波形図と、既述した既提案装置の
動作を説明するのに用いられた第4図のa〜dと
を比較すると明らかなように、本発明装置におい
ては既提案装置で直線補間を良好に行ない得なか
つたような長い存在期間を有するパルス性雑音N
が入力オーデイオ信号中に混入された場合でも、
そのパルス性雑音の存在期間における信号の欠落
部分に対する直線補間が良好に行なわれるのであ
り、本発明装置によれば既提案装置における既述
したような問題点は良好に解消されるのである。
次に、サンプルホールド回路7と信号補正回路
5との間に設けられている利得制限回路13につ
いて説明する。微分回路からの出力信号の振幅乃
至は波高値は、被微分信号の周波数が高くなる程
大きくなることは周知のとおりであり、また、被
微分信号が同一であつても微分回路が2次微分回
路の場合には微分回路が1次微分回路の場合より
も大きな微分信号が出力されることも周知のとお
りである。
ところで、本発明装置では加算信号S4として、
被微分信号に対して90度以上進相している加算信
号S4を得るようにして、直線補間の際に必要とさ
れる傾斜情報を含んでいる信号S5が信号補正回路
5に供給されるようにしている。
したがつて、被微分信号S3の高域の信号成分が
微分されることによつて発生された加算信号S4
波高値が大きなものとなり、それに伴ない、信号
S4と同じ波形を有する信号S5が信号補正回路5の
端子5dに与えられて信号補正回路5で直線補間
動作が行なわれたときに、本来必要とされる直線
補間部分よりも超えた部分にまで直線補間用の信
号が存在するもの、すなわち、補正誤差が生じて
いるような出力信号S3が現われることになり、再
生音中に雑音を発生させることになる。
第5図中における利得制限回路13は、上記の
問題点を解消するために設けられたものであり、
この利得制限回路13では、希望信号の周波数が
高くなつて加算信号S4の波高値が大きくなつて、
サンプルホールド回路7の出力信号S5が大きくな
つても、それが予め定められた大きさ以上にはな
らないようにサンプルホールド回路7の出力信号
S5の大きさを制限して信号補正回路5の端子5d
へ供給されるようにしたものである。
第7図のcに示す線CL−CLは前記した利得制
限回路13による信号レベルの制限値を例示した
ものであり、このような特性を有する利得制限回
路13としては、例えば周知構成のスライサを用
いることができる。
そして、前記のような利得制限回路13がサン
プルホールド回路7と信号補正回路5との間に設
けられることにより、高域で大振幅の信号成分に
おいて生じることのある過度な直線補間による雑
音の発生が効果的に抑制できるのである。
(効 果) 以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいはパルス性雑音
の期間中の信号のレベルを、パルス性雑音の直前
の信号の信号レベルに保持するようにしたりし
て、パルス性雑音の低減を図かるようにした既述
した従来法によるパルス性雑音の低減装置とは異
なり、パルス性雑音の期間で生じる信号の欠落の
補間も行なわれるために、聴感的に不自然さを起
こすことなくパルス性の雑音の低減を効果的に行
なうことが可能であり、また、欠落信号の補間の
ための回路構成も簡単なアナログ回路で実現でき
るために、低コストで性能の優れたオーデイオ機
器を容易に提供することができる。
また、本発明のパルス性雑音の低減装置は、パ
ルス性雑音の生じている時間巾が狭い場合には勿
論のこと、パルス性雑音の生じている時間巾が広
い場合でも充分な補正効果が得られるので、自動
車やオートバイなどによるイグニツシヨン雑音、
電動機が内蔵されている電気機器から発生される
パルス性雑音、オーデイオデイスクに付着してい
る塵埃や傷などで発生するポツプ雑音、ビデオデ
イスクの信号欠落時に音声信号に生じるドロツプ
アウト雑音、その他のパルス性雑音の低減に有効
に応用されうることは勿論である。
【図面の簡単な説明】
第1図は、既提案のパルス性雑音の低減装置の
ブロツク図、第2図、第4図及び第7図は動作説
明用の波形図、第3図は信号補正回路及びそれの
関連回路の一例構成のものの回路図、第5図は本
発明のパルス性雑音の低減装置のブロツク図、第
6図は説明用特性例図である。 1……入力端子、2……遅延回路、CSG……
制御信号発生回路、3……パルス性雑音検出回
路、4……パルス整形回路、5……信号補正回
路、6……1次微分回路、7……サンプルホール
ド回路、8……出力端子、9,10……第1、第
2のレベル設定器、11……2次微分回路、13
……利得制限回路、VC……可変定電流回路、C
……電荷蓄積用コンデンサ、A1,A2……第1、
第2の増幅器、A3,A4……増幅器、SW,SWs
……スイツチ。

Claims (1)

  1. 【特許請求の範囲】 1 パルス性雑音を含む入力オーデイオ信号中の
    パルス性雑音を検出し、前記のパルス性雑音が生
    じている期間と対応するパルス巾を有する制御信
    号を発生させる手段と、入力オーデイオ信号中の
    パルス性雑音と対応して前記した制御信号の発生
    手段で発生された制御信号と、その制御信号と対
    応するパルス性雑音との間の時間差に略々等しい
    遅延回路によつて、パルス性雑音を含む入力オー
    デイオ信号を遅延させる手段と、前記した制御信
    号が動作のためのタイミング信号として供給され
    るとともに、入力オーデイオ信号中のパルス性雑
    音が生じている期間における希望信号の傾斜情報
    を有する信号が供給されることにより、パルス性
    雑音の除去動作とパルス性雑音が生じている期間
    における希望信号に対する直線補間動作とを行な
    いうるように構成された信号補正回路に前記した
    遅延回路の出力信号を与える手段と、前記の信号
    補正回路から出力信号を出力端子に送出する手段
    と、前記の信号補正回路からの出力信号を第1の
    レベル設定回路を介して1次微分回路に与えると
    共に、前記の信号補正回路からの出力信号を第2
    のレベル設定回路を介して2次微分回路に与える
    手段と、前記した1次微分回路の出力信号と2次
    微分回路の出力信号とを加算した後に前記した制
    御信号がサンプリングパルスとして供給されてい
    るサンプルホールド回路に与える手段と、前記の
    サンプルホールド回路の出力信号を利得制限回路
    に与える手段と、前記の利得制限回路から、入力
    オーデイオ信号にパルス性雑音が生じている期間
    における希望信号の傾斜情報を有する信号を出力
    させて、それを前記した信号補正回路に与える手
    段とを備えてなるパルス性雑音の低減装置。 2 信号補正回路として、電荷蓄積用コンデンサ
    に対する可変定電流回路の出力電流による充電動
    作がパルス性雑音の生じている期間中だけに行な
    われ、前記の期間の終了時に瞬時に放電動作が行
    なわれるような構成のものを用いた特許請求の範
    囲第1項記載のパルス性雑音の低減回路。 3 利得制限回路として、予め設定された基準と
    なる入力レベル以上のレベルに対してのみ利得制
    限動作を瞬時的に行ないうるように構成したもの
    を用いた特許請求の範囲第1項記載のパルス性雑
    音の低減装置。 4 信号補正回路として、出力インピーダンスが
    低い第1の増幅器と、入力インピーダンスの高い
    第2の増幅器と、前記第1の増幅器から前記第2
    の増幅器への信号伝送路中に設けられていて、パ
    ルス性雑音が生じている期間中の信号伝送を遮断
    させるスイツチ回路とを備えているとともに、パ
    ルス性雑音が生じている期間における希望信号の
    傾斜情報を有する信号により出力電流値が定めら
    れる如くに動作する可変定電流回路の出力側と電
    荷蓄積用コンデンサとが、前記した第2の増幅器
    の入力側に接続されてなるものを用いてなる特許
    請求の範囲第1項記載のパルス性雑音の低減装
    置。 5 可変定電流回路として、それに対する入力信
    号の信号レベルに応じ電流値が設定され、またそ
    れに対する入力信号の極性に応じた極性の定電流
    出力が得られるように構成されているものが用い
    られている特許請求の範囲第3項記載のパルス性
    雑音の低減装置。
JP15523782A 1982-07-30 1982-09-08 パルス性雑音の低減装置 Granted JPS5945725A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP15523782A JPS5945725A (ja) 1982-09-08 1982-09-08 パルス性雑音の低減装置
EP83304418A EP0103385B1 (en) 1982-07-30 1983-07-29 Circuit arrangement for reconstructing noise-affected signals
US06/517,985 US4517518A (en) 1982-07-30 1983-07-29 Circuit arrangement for reconstructing noise-affected signals
DE8383304418T DE3370912D1 (en) 1982-07-30 1983-07-29 Circuit arrangement for reconstructing noise-affected signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15523782A JPS5945725A (ja) 1982-09-08 1982-09-08 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS5945725A JPS5945725A (ja) 1984-03-14
JPS632499B2 true JPS632499B2 (ja) 1988-01-19

Family

ID=15601530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15523782A Granted JPS5945725A (ja) 1982-07-30 1982-09-08 パルス性雑音の低減装置

Country Status (1)

Country Link
JP (1) JPS5945725A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63103013A (ja) * 1986-10-17 1988-05-07 Nisshin Steel Co Ltd 含クロム溶銑の製造方法

Also Published As

Publication number Publication date
JPS5945725A (ja) 1984-03-14

Similar Documents

Publication Publication Date Title
JPS6325543B2 (ja)
JPS6035837A (ja) パルス性雑音の低減装置
JPS632499B2 (ja)
US4531095A (en) Impulse noise reduction by linear interpolation having immunity to white noise
JPS638654B2 (ja)
JPS6325542B2 (ja)
JPH0373068B2 (ja)
JPS632497B2 (ja)
JPS632498B2 (ja)
JPS6322741B2 (ja)
JPS6322742B2 (ja)
JPS6323689B2 (ja)
JPS632495B2 (ja)
JPS6323688B2 (ja)
JPS632496B2 (ja)
JPS6313524A (ja) パルス性雑音の低減装置
JPS632494B2 (ja)
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS632493B2 (ja)
JPS6325544B2 (ja)
JPS6319923A (ja) パルス性雑音の低減装置
JPS6313523A (ja) パルス性雑音の低減装置
US5481368A (en) Frequency demodulating apparatus with inversion compensation
JPS6323690B2 (ja)
JPH0234532B2 (ja)