JPS6324677Y2 - - Google Patents
Info
- Publication number
- JPS6324677Y2 JPS6324677Y2 JP4340683U JP4340683U JPS6324677Y2 JP S6324677 Y2 JPS6324677 Y2 JP S6324677Y2 JP 4340683 U JP4340683 U JP 4340683U JP 4340683 U JP4340683 U JP 4340683U JP S6324677 Y2 JPS6324677 Y2 JP S6324677Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- frequency
- switch circuit
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案は出力パルスによつて受信周波数を設定
する選局手段を有し、かつ局部発振器がPLL回
路からなる周波数シンセサイザで構成された受信
機に関する。
する選局手段を有し、かつ局部発振器がPLL回
路からなる周波数シンセサイザで構成された受信
機に関する。
（従来技術）
従来の受信機において、すなわち、出力パルス
によつて受信周波数を設定する選局手段を有し、
かつ局部発振器がPLL回路からなる周波数シン
セサイザで構成された受信機において、PLL回
路がアンロツク状態であることを検出したアンロ
ツク信号によつてミユートスイツチ回路を制御し
て、アンロツク状態中ミユート動作を行なうよう
に構成されていた。
によつて受信周波数を設定する選局手段を有し、
かつ局部発振器がPLL回路からなる周波数シン
セサイザで構成された受信機において、PLL回
路がアンロツク状態であることを検出したアンロ
ツク信号によつてミユートスイツチ回路を制御し
て、アンロツク状態中ミユート動作を行なうよう
に構成されていた。
このため何らかの原因によりPLL回路がアン
ロツク状態になつたときは、アンロツク信号が発
生してミユート状態に制御されるが、一方、選局
手段としてのロータリエンコーダを回転駆動し、
ロータリエンコーダからの出力パルス数に対応し
てPLL回路のプログラマブル分周器の分周比を
設定変更して選局しているときにおいても、
PLL回路はアンロツク状態になり、ミユート状
態に制御されて受信音が出力されない問題があつ
た。
ロツク状態になつたときは、アンロツク信号が発
生してミユート状態に制御されるが、一方、選局
手段としてのロータリエンコーダを回転駆動し、
ロータリエンコーダからの出力パルス数に対応し
てPLL回路のプログラマブル分周器の分周比を
設定変更して選局しているときにおいても、
PLL回路はアンロツク状態になり、ミユート状
態に制御されて受信音が出力されない問題があつ
た。
（考案の目的）
本考案は上記にかんがみなされたもので、簡単
な構成で上記の問題を解消した受信機を提供する
ことを目的とする。
な構成で上記の問題を解消した受信機を提供する
ことを目的とする。
この目的は本考案によれば、ミユートスイツチ
回路へ供給されるアンロツク信号の遮断、非遮断
を制御するスイツチ回路と、ロータリエンコーダ
等の選局手段が出力発生中であることを検出しか
つ出力で前記スイツチ回路を制御する制御手段と
を設けて、前記制御手段の出力発生期間中前記ア
ンロツク信号によるミユート動作を解除すること
により達成される。
回路へ供給されるアンロツク信号の遮断、非遮断
を制御するスイツチ回路と、ロータリエンコーダ
等の選局手段が出力発生中であることを検出しか
つ出力で前記スイツチ回路を制御する制御手段と
を設けて、前記制御手段の出力発生期間中前記ア
ンロツク信号によるミユート動作を解除すること
により達成される。
以下、本考案を実施例により説明する。
（考案の構成）
第１図は本考案の一実施例の構成を示すブロツ
ク図であり、本実施例の受信機は出力パルスによ
つて受信周波数を設定する選局手段の他に記憶手
段による選局も可能に構成した受信機の場合を示
している。
ク図であり、本実施例の受信機は出力パルスによ
つて受信周波数を設定する選局手段の他に記憶手
段による選局も可能に構成した受信機の場合を示
している。
１は受信回路を、２は低周波増幅回路を、３は
受信回路１の出力を低周波増幅回路２へ供給する
ミユートスイツチ回路を、４は低周波増幅回路２
の出力で駆動されるスピーカを、５はPLL回路
からなり受信回路の局部発振器を構成する周波数
シンセサイザを示している。
受信回路１の出力を低周波増幅回路２へ供給する
ミユートスイツチ回路を、４は低周波増幅回路２
の出力で駆動されるスピーカを、５はPLL回路
からなり受信回路の局部発振器を構成する周波数
シンセサイザを示している。
周波数シンセサイザ５は発振器５-1と、発振器
５-1の発振周波数を分周する分周器５-2と、電圧
制御発振器５-3と、電圧制御発振器５-3の発振周
波数を分周するプログラマブル分周器５-4と、分
周器５-2の出力位相とプログラマブル分周器５-4
の出力位相とを位相比較しかつ出力で電圧制御発
振器５-3の発振周波数を制御する位相比較器５-5
とからなり、プログラマブル分周器５-4の分周比
を設定することにより受信周波数を設定するとと
もに、プログラマブル分周器５-4の分周比を変化
させる等によつて周波数シンセサイザ５のPLL
回路がアンロツク状態になつたことを検出してア
ンロツク信号を出力するように構成してある。
５-1の発振周波数を分周する分周器５-2と、電圧
制御発振器５-3と、電圧制御発振器５-3の発振周
波数を分周するプログラマブル分周器５-4と、分
周器５-2の出力位相とプログラマブル分周器５-4
の出力位相とを位相比較しかつ出力で電圧制御発
振器５-3の発振周波数を制御する位相比較器５-5
とからなり、プログラマブル分周器５-4の分周比
を設定することにより受信周波数を設定するとと
もに、プログラマブル分周器５-4の分周比を変化
させる等によつて周波数シンセサイザ５のPLL
回路がアンロツク状態になつたことを検出してア
ンロツク信号を出力するように構成してある。
一方、受信周波数を設定するための選局手段と
してのロータリエンコーダ６と、受信周波数を切
替えるための選択スイツチ９-1〜９-4からなる選
択スイツチ手段９と、ロータリエンコーダ６から
の出力パルスを計数するカウント手段と該カウン
ト手段の計数値を記憶する第１の記憶手段と該第
１の記憶手段の記憶内容が供給されてその記憶内
容に対応した分周比出力を発生する分周比設定手
段と予め受信周波数が記憶させてありかつ前記選
択スイツチ手段９の選択スイツチ数（本実施例に
おいては４個の例を示してある）に対応する複数
の記憶手段と前記選択スイツチ手段９によつて選
択した前記複数の記憶手段中の１つの記憶手段の
記憶内容を前記第１の記憶手段へ転送する転送手
段を有する分周比制御手段７とを備えている。
してのロータリエンコーダ６と、受信周波数を切
替えるための選択スイツチ９-1〜９-4からなる選
択スイツチ手段９と、ロータリエンコーダ６から
の出力パルスを計数するカウント手段と該カウン
ト手段の計数値を記憶する第１の記憶手段と該第
１の記憶手段の記憶内容が供給されてその記憶内
容に対応した分周比出力を発生する分周比設定手
段と予め受信周波数が記憶させてありかつ前記選
択スイツチ手段９の選択スイツチ数（本実施例に
おいては４個の例を示してある）に対応する複数
の記憶手段と前記選択スイツチ手段９によつて選
択した前記複数の記憶手段中の１つの記憶手段の
記憶内容を前記第１の記憶手段へ転送する転送手
段を有する分周比制御手段７とを備えている。
また周波数シンセサイザ５を構成するPLL回
路のアンロツク信号はスイツチ回路１１を介し
て、アンロツク信号を波形整形する波形整形回路
１０に供給し、波形整形回路１０の出力によりミ
ユートスイツチ回路３を制御し、アンロツク信号
によりミユート動作を行なわせるように構成して
ある。
路のアンロツク信号はスイツチ回路１１を介し
て、アンロツク信号を波形整形する波形整形回路
１０に供給し、波形整形回路１０の出力によりミ
ユートスイツチ回路３を制御し、アンロツク信号
によりミユート動作を行なわせるように構成して
ある。
またさらに、ロータリエンコーダ６の出力パル
スはたとえば再トリガ単安定マルチバイブレータ
からなり出力でスイツチ回路１１を制御する制御
回路１２に供給し、制御回路１２の出力によつて
スイツチ回路１１をオフ状態に制御するように構
成してある。
スはたとえば再トリガ単安定マルチバイブレータ
からなり出力でスイツチ回路１１を制御する制御
回路１２に供給し、制御回路１２の出力によつて
スイツチ回路１１をオフ状態に制御するように構
成してある。
（考案の作用）
以上の如く構成した本考案の一実施例におい
て、ロータリエンコーダ６らの出力パルスは、分
周比制御手段７内においてカウント手段によりロ
ータリエンコーダ６の回転駆動方向に対応してア
ツプまたはダウンカウントされる。カウント手段
のこの計数値は第１の記憶手段に記憶され、分周
比制御手段７からは第１の記憶手段の記憶内容に
対応した分周比出力が発生される。プログラマブ
ル分周器５-4は分周比制御手段７から出力された
分周比出力によりその分周比が設定され、周波数
シンセサイザ５は第１の記憶手段の記憶内容にし
たがつた周波数の発振出力を発生し、受信回路１
によつてロータリエンコーダ６により設定された
周波数の受信信号の受信が行われる。また一方、
選択スイツチ手段９により複数の記憶手段中の１
つの記憶手段を選択したときは、選択された記憶
手段の記憶内容は第１の記憶手段に転送され、こ
の転送された記憶内容にしたがつた周波数の受信
信号の受信が行なわれる。
て、ロータリエンコーダ６らの出力パルスは、分
周比制御手段７内においてカウント手段によりロ
ータリエンコーダ６の回転駆動方向に対応してア
ツプまたはダウンカウントされる。カウント手段
のこの計数値は第１の記憶手段に記憶され、分周
比制御手段７からは第１の記憶手段の記憶内容に
対応した分周比出力が発生される。プログラマブ
ル分周器５-4は分周比制御手段７から出力された
分周比出力によりその分周比が設定され、周波数
シンセサイザ５は第１の記憶手段の記憶内容にし
たがつた周波数の発振出力を発生し、受信回路１
によつてロータリエンコーダ６により設定された
周波数の受信信号の受信が行われる。また一方、
選択スイツチ手段９により複数の記憶手段中の１
つの記憶手段を選択したときは、選択された記憶
手段の記憶内容は第１の記憶手段に転送され、こ
の転送された記憶内容にしたがつた周波数の受信
信号の受信が行なわれる。
上記の如き受信において、第１の記憶手段の記
憶内容に変化が無い場合にはプログラマブル分周
器５-4の分周比に変化はなく、周波数シンセサイ
ザ５のPLL回路はロツク状態にある。したがつ
てPLL回路からはアンロツク信号が出力されず、
ミユートスイツチ回路３はオン状態に維持されて
ミユート動作が行なわれない。
憶内容に変化が無い場合にはプログラマブル分周
器５-4の分周比に変化はなく、周波数シンセサイ
ザ５のPLL回路はロツク状態にある。したがつ
てPLL回路からはアンロツク信号が出力されず、
ミユートスイツチ回路３はオン状態に維持されて
ミユート動作が行なわれない。
また、第１の記憶手段へ他の記憶手段の記憶内
容が転送され、第１の記憶手段の記憶内容に変化
があつた場合においては、プログラマブル分周器
５-4の分周比が変化させられる。このため周波数
シンセサイザ５のPLL回路は第２図ａのパルスa1
の如くアンロツク信号を発生する。この場合には
制御回路１２は出力を発生しておらず、スイツチ
回路１１はオン状態に維持されている。したがつ
て第２図ａのa1に示したアンロツク信号はスイツ
チ回路１１を介して変形整形回路１０に供給さ
れ、波形整形回路１０は第２図ｄのパルスd1に示
す波形整形出力を発生し、ミユートスイツチ回路
３は第２図ｄのパルスd1に示す波形整形出力によ
つてオフ状態に制御されてミユート動作が行なわ
れる。したがつて受信音は第２図ｅに示す如く期
間t0〜t1においてミユートされることになる。
容が転送され、第１の記憶手段の記憶内容に変化
があつた場合においては、プログラマブル分周器
５-4の分周比が変化させられる。このため周波数
シンセサイザ５のPLL回路は第２図ａのパルスa1
の如くアンロツク信号を発生する。この場合には
制御回路１２は出力を発生しておらず、スイツチ
回路１１はオン状態に維持されている。したがつ
て第２図ａのa1に示したアンロツク信号はスイツ
チ回路１１を介して変形整形回路１０に供給さ
れ、波形整形回路１０は第２図ｄのパルスd1に示
す波形整形出力を発生し、ミユートスイツチ回路
３は第２図ｄのパルスd1に示す波形整形出力によ
つてオフ状態に制御されてミユート動作が行なわ
れる。したがつて受信音は第２図ｅに示す如く期
間t0〜t1においてミユートされることになる。
また一方、ロータリエンコーダ６を回転駆動し
て受信周波数の設定中は、ロータリエンコーダ６
から第２図ｂのパルスb1が出力される。この出力
パルスは制御回路１２に供給され、制御回路１２
によつて第２図ｃのパルスC1に示す如きパルス
が出力される。ここで制御回路１２を構成する再
トリガ単安定マルチバイブレータの設定パルス幅
はロータリエンコーダ６を通常の速度で回転駆動
したとき発生する第２図ｂのパルスb1の周期より
長く設定してある。したがつて制御回路１２はロ
ータリエンコーダ６が回転駆動されている期間幅
より僅かに長いパルス幅の出力パルス発生し、制
御回路１２によつてロータリエンコーダ６により
選局してる期間が検出されることになる。制御回
路１２からの出力パルスはスイツチ回路１１に供
給され、スイツチ回路１１は制御回路１２の出力
発生期間中、オフ状態に制御される。しかるに一
方、ロータリエンコーダ６から出力パルスが発生
し、第１の記憶手段の内容が更新されているとき
においてプログラマブル分周器５-4の分周比は変
化させられ、この変化の期間中、ロータリエンコ
ーダ６からの出力パルスに対応してPLL回路か
らは第２図ａのa2に示す如くアンロツク信号が発
生する。しかしスイツチ回路１１は制御回路１２
の出力によつてオフ状態に制御されているため、
ミユートスイツチ回路３はオン状態に維持された
ままの状態にあつて、第２図ｄのa2に示すアンロ
ツク信号によるミユート動作は行なわず、第２図
ｅに示す如く受信音が出力されることになる。
て受信周波数の設定中は、ロータリエンコーダ６
から第２図ｂのパルスb1が出力される。この出力
パルスは制御回路１２に供給され、制御回路１２
によつて第２図ｃのパルスC1に示す如きパルス
が出力される。ここで制御回路１２を構成する再
トリガ単安定マルチバイブレータの設定パルス幅
はロータリエンコーダ６を通常の速度で回転駆動
したとき発生する第２図ｂのパルスb1の周期より
長く設定してある。したがつて制御回路１２はロ
ータリエンコーダ６が回転駆動されている期間幅
より僅かに長いパルス幅の出力パルス発生し、制
御回路１２によつてロータリエンコーダ６により
選局してる期間が検出されることになる。制御回
路１２からの出力パルスはスイツチ回路１１に供
給され、スイツチ回路１１は制御回路１２の出力
発生期間中、オフ状態に制御される。しかるに一
方、ロータリエンコーダ６から出力パルスが発生
し、第１の記憶手段の内容が更新されているとき
においてプログラマブル分周器５-4の分周比は変
化させられ、この変化の期間中、ロータリエンコ
ーダ６からの出力パルスに対応してPLL回路か
らは第２図ａのa2に示す如くアンロツク信号が発
生する。しかしスイツチ回路１１は制御回路１２
の出力によつてオフ状態に制御されているため、
ミユートスイツチ回路３はオン状態に維持された
ままの状態にあつて、第２図ｄのa2に示すアンロ
ツク信号によるミユート動作は行なわず、第２図
ｅに示す如く受信音が出力されることになる。
また、ロータリエンコーダ６による受信周波数
の設定中以外のときにおいて、前記した第１の記
憶手段へ他の記憶手段の記憶内容を転送した場合
以外の原因によりPLL回路がアンロツク状態に
なつた場合にはスイツチ回路１１はオ状態にある
ためPLL回路からのアンロツク信号によりミユ
ート動作が行なわれることになる。
の設定中以外のときにおいて、前記した第１の記
憶手段へ他の記憶手段の記憶内容を転送した場合
以外の原因によりPLL回路がアンロツク状態に
なつた場合にはスイツチ回路１１はオ状態にある
ためPLL回路からのアンロツク信号によりミユ
ート動作が行なわれることになる。
以上説明した本考案の一実施例において、予め
受信周波数を記憶させた複数の記憶手段と、ロー
タリエンコーダ等による受信周波数設定手段とを
有する受信機の場合を例示して説明したが、ロー
タリエンコーダ等による受信周波数設定手段のみ
を有する受信機の場合においても本考案の一実施
例と同様に構成することができ、同一の作用が行
なわれることは勿論である。
受信周波数を記憶させた複数の記憶手段と、ロー
タリエンコーダ等による受信周波数設定手段とを
有する受信機の場合を例示して説明したが、ロー
タリエンコーダ等による受信周波数設定手段のみ
を有する受信機の場合においても本考案の一実施
例と同様に構成することができ、同一の作用が行
なわれることは勿論である。
またロータリエンコーダに代つてまたは別途パ
ルス発生手段を設けて該パルス発生手段によつて
発生させたパルスによつて受信周波数を設定する
ようにした場合も同様である。
ルス発生手段を設けて該パルス発生手段によつて
発生させたパルスによつて受信周波数を設定する
ようにした場合も同様である。
（考案の効果）
以上説明した如く本考案によれば、出力パルス
によつて受信周波数を設定する選局手段による選
局中であることを検出して、周波数シンセサイザ
のPLL回路のアンロツク信号を遮断するように
したため、出力パルスによつて受信周波数を設定
する選局手段による選局中PLL回路のアンロツ
ク信号によるミユート動作は行なわれず、出力パ
ルスによつて受信周波数を設定する選局中におい
て受信音をきくことができる。
によつて受信周波数を設定する選局手段による選
局中であることを検出して、周波数シンセサイザ
のPLL回路のアンロツク信号を遮断するように
したため、出力パルスによつて受信周波数を設定
する選局手段による選局中PLL回路のアンロツ
ク信号によるミユート動作は行なわれず、出力パ
ルスによつて受信周波数を設定する選局中におい
て受信音をきくことができる。
第１図は本考案の一実施例の構成を示すブロツ
ク図。第２図は本考案の一実施例の作用の説明に
供する波形図。 １……受信回路、２……低周波増幅器、３……
ミユートスイツチ回路、４……スピーカ、５……
周波数シンセサイザ、６……ロータリエンコー
ダ、７……分周比制御手段、１０……波形整形回
路、１１……スイツチ回路、１２……制御回路。
ク図。第２図は本考案の一実施例の作用の説明に
供する波形図。 １……受信回路、２……低周波増幅器、３……
ミユートスイツチ回路、４……スピーカ、５……
周波数シンセサイザ、６……ロータリエンコー
ダ、７……分周比制御手段、１０……波形整形回
路、１１……スイツチ回路、１２……制御回路。
Claims (1)
- 出力パルスによつて受信周波数を設定する選局
手段を有しかつ局部発振器がPLL回路からなる
周波数シンセサイザで構成されてPLL回路のア
ンロツク信号によりミユートスイツチ回路を制御
してミユート動作をするように構成された受信機
において、前記ミユートスイツチ回路へ供給され
る前記アンロツク信号の遮断、非遮断を制御する
スイツチ回路と、前記選局手段が出力発生中であ
ることを検出しかつ出力により前記スイツチ回路
を制御する制御手段とを備え、前記制御手段の出
力発生期間中前記アンロツク信号によるミユート
動作を解除するようにしてなることを特徴とする
受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340683U JPS59149738U (ja) | 1983-03-28 | 1983-03-28 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340683U JPS59149738U (ja) | 1983-03-28 | 1983-03-28 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59149738U JPS59149738U (ja) | 1984-10-06 |
| JPS6324677Y2 true JPS6324677Y2 (ja) | 1988-07-06 |
Family
ID=30173939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4340683U Granted JPS59149738U (ja) | 1983-03-28 | 1983-03-28 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149738U (ja) |
-
1983
- 1983-03-28 JP JP4340683U patent/JPS59149738U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59149738U (ja) | 1984-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587496A (en) | Fast acquisition phase-lock loop | |
| US4298989A (en) | Tuning apparatus | |
| JPH0779238B2 (ja) | 可聴信号をプログラマブルに移相するディジタル装置と方法 | |
| US5661440A (en) | PLL frequency synthesizer employing plural control frequencies to minimize overshoot | |
| JPS6324677Y2 (ja) | ||
| US4267601A (en) | Tuning control apparatus for a frequency synthesizer tuner | |
| JPS61502437A (ja) | 周波数制御発振器 | |
| JPH0628337B2 (ja) | 位相制御回路を具える電気回路装置 | |
| EP0413473A2 (en) | Voltage controlled oscillator | |
| JPS625492B2 (ja) | ||
| US4470018A (en) | Circuit for producing a control voltage depending on frequency and/or phase differences | |
| US5121417A (en) | Count-locked loop timing generator | |
| US4097810A (en) | Phase locked loop tuning system with a preset channel memory | |
| EP0206247A2 (en) | PLL frequency synthesizer | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPS6333381Y2 (ja) | ||
| JPH011335A (ja) | 雑音発生防止回路付送信機 | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JPH05110431A (ja) | 高速引き込み周波数シンセサイザ | |
| JPS6314512Y2 (ja) | ||
| JPH0590993A (ja) | Ｐｌｌ方式周波数シンセサイザ回路 | |
| JPS5919468Y2 (ja) | 受信機 | |
| JPH0553026B2 (ja) | ||
| JPS6012349Y2 (ja) | プリセツト受信機 |