JPS63245737A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に命令が正し
く実行さ扛ているかどうかを命令ごとに独立してテスト
を行うことのできるマイクロコンビエータに関する。

〔従来の技術〕

従来この種のマイクロコンビエータにおいては、命令実
行に関与するテンポラリレジスタを初期化する手段を有
していなかったため、テストの際不良が検出できない場
合があり几。このことを第６図および第７図を参照して
説明する。

第６図は従来のマイクロコンビ具−夕のブロック図でる
る。まず各構成要素について説明する。

命令解読部ｌはプログラムメモリ８よシ内部バス７ｔ−
介して読み出された命令を解読し、テンポラリレジスタ
２　、３　、５、算術論理演算回路４、パスバッファ６
の動作を制御する。テンポラリレジスタ２，３は内部パ
ス７の信号を所定のタイミングでラッチし一時記憶する
レジスタである。算術論理演算回路４はテンポラリレジ
スタ２，３の記憶データを入力として算術論理演算を行
う回路である。テンポラリレジスタ５は算術論理演算回
路４の出力を一時記憶するレジスタである。パスバッフ
γ６はテンポラリレジスタ５の記憶データを所定のタイ
ミングで内部バス７に出力する為のバラフチである。内
部バス７はアドレスおよびデータを転送するパスである
。プログラムメモリ８はプログラムを格納するメモリで
ある。汎用レジスタ群９は演算の中心となるレジスタ群
である。データメモリ１０はデータを格納するメモリで
ある。

次に命令実行動作を説明する。−例として汎用レジスタ
とデータメモリとの加算命令と減算命令とが連続して実
行される場合を説明する。第７図は命令実行の各タイミ
ングにおける各部の動作を示して９る。減算命令の動作
が加算命令と異なる点は、算術論理演算回路４の演算動
作だけでろシ、他の部分の動作は同じであるから、加算
命令の実行サイクルのみ説明する。加算命令は、１１６
〜ｔ１４の５タイミングで実行される。ｔ１＠ではまず
命令を読み出して解読を行う。１１１ではデータメモリ
１０のアドレスを指定すると同時に、汎用レジスタ９の
内容を内部バス７に読み出しテンポラリレジスタ２にラ
ッチする。　ｔｘｔではｔｌｌで指定したメモリｌＯの
内Ｗ’ｆｃ内部バス７に読み出し、テンポラリレジスタ
３にラッチする。ｔｔｓではテンポラリレジスタ２およ
び３の値に対し加算を実行し、実行結果をテンポラリレ
ジスタ５にラッチする。ｔｔａではテンポラリレジスタ
５のデータを、パスバッファ６を介して内部バス７に出
方し、汎用レジスタ９に書き込む。

以上のようにして汎用レジスタ９・データメモＩ７１０
間の加算処理が完了し、加算結果が汎用レジスタ９に格
納される。

〔解決すべき問題点〕

このような従来のマイクロコンピユータにおいて、マイ
クロコンピュータが正常動作するか否かのテストで、例
えば加算命令が正常に動作し、減算命令で不具合が生じ
た場合、その不良を検出できないことが起こシうる。

たとえばｔｚｓで、減算結果のテンポラリレジスタ５へ
の一時記憶が動作しない不良が起きた場合。

テンポラリレジスタ５には加算命令の実行結果が保持さ
ｎているので、Ｆ４では減算命令の実行結果ではなく、
加算命令の実行結果が汎用レジスタ９に書き込まれてし
まう。そして加算命令の実行結果が、減算命令の実行結
果の期待値と偶然一致していた場合、減算命令が正常動
作した場合との区別ができず、不良が検出できない。こ
のような現象はテンポラリレジスタ２．３についても起
こ）うる。また上述した例では汎用レジスタ９とデータ
メモリｌＯとの間の減算命令の例を述べたが、テンポラ
リレジスタに値が残っている事情は他の命令でも同じで
あるから、同様の不具合がすべての命令について起こ勺
うる。

さらにテンポラリレジスタを使用しない命令もめるので
、テンポラリレジスタに残っタテータカ数命令にわたっ
て影響を与え、仮に不良動作が発見されてもどの命令に
現因があるのか解析できない場合もめる。

〔問題点を解決するための手段〕

本発明のマイクロコンビ二一メは、命令実行に関与する
テンポラリレジスタを命令を用いてＰ９ｒ定の値に初期
化する手段を内蔵していることを特徴とするものである
。

〔実施例〕

本発明に係るマイクロコンピュータの構成および動作を
、図面を参照して説明する。第１図は本発明に係るマイ
クロコンピュータの一実施例の構成を示すブロック図で
ある。クリア回路１１．クリア信号線１２以外の構成・
動作は第６図に示す従来例と相違ないので、クリア回路
１１．クリア信号線１２の構成、動作のみ説明する。

まず第１図を用いて、構成要素を説明する。クリア回路
１１は、所定のタイミングでハイレベルをクリア信号線
１２に出力する回路で、命令解読部１によって制御され
る。クリア信号線１２は命令実行に関与するテンポラリ
レジスタ２，３．５をクリアする為の信号線で、クリア
回路１１の出力レベルをテンポラリレジスタ２，３．５
に大刀する。クリア信号線１２がハイレベルのとき、テ
ンポラリレジスタ２，３．５は０にクリアさ詐る。

次に動作を説明する。本発明に係るマイクロコンピュー
タでは、演算に関るテンポラリレジスタを初期化する命
令（以後「特殊命令」と称す）をそなえてお）、前記特
殊命令の実行動作以外は従来例と相違ないので、特殊命
令実行の動作のみ説明する。第２図は特殊命令実行の各
タイミングにおける各部の動作を示している。特殊命令
はＬ　１＠＊１１１の２タイミングで実行される。ｔｌ
・ではまず命令を読み出して解読全行う。１１１ではク
リア回ｗ６１１よりクリア信号線１２にノ為イレベルを
出力し、テンポラリレジスタ２，３．５の値ｔ−Ｏに初
期化する。従って次の命令サイクルのｔｔｓ　　におい
ては、テンポラリレジスタ２，３．５の値は必ずＯであ
シ、以前に実行された命令によって格納された数値がそ
のまま残っていることはない０以上述べたように、特殊
命令を実行することによって、命令実行に関与するテン
ポラリレジスタをすべて初期化することができる。従っ
て本発明の一実施例によれば、マイクロコンピュータの
命令が正しく動作するか否かチェックする時は、第３図
に示すように、第１の命令を実行して、テンポラリレジ
スタをクリアする特殊命令を実行したのちに、第２の命
令′ｆｔ笑行実行ようになせば、第１の命令実行によっ
て使かれたテンポラリレジスタは全てＯにクリアされる
ため、第２の命令でテンポラリレジスタが正しく動作し
ない不良は容易に発見できる。従ってそのマイクロコン
ピュータは不良品として除去することができる。

〔実施例２〕 第４図は本発明に係るマイクロコンビエータの実施例２
のブロック図である。

実施例１ではテンポラリレジスタをハードウェアでクリ
アする回路を追加し、クリア信号を発生することによシ
テンボラリレジスタを初期化していたが、本実施例では
定数発生回路を追加し、内部バスに定数を出力し、テン
ポラリレジスタにラッチする方法でテンポラリレジスタ
を初期化する。

第４図において定数発生回路１３は命令解読部１によっ
て制御さ詐、所定のタイミングで内部バス７にｏ２出力
する。定数発生回路１３以外の構成・動作は従来例と相
違ないので説明を省略する。

次に動作を説明する。特殊命令実行待以外の動作は従来
例と相違ないので、特殊命令実行時の動作のみ説明する
。第５図は特殊命令実行時の各タイミングにおける各部
の動作を示している。１．・では命令の読み出しと解読
を行う。ｔｌｌでは定数発生回路１３は内部バス７にＯ
ｔ−出力し、テンポラリレジスタ２，３は０をラッチす
る。算術論理演算回路４はテンポラリレジスタ２の値０
全そのまま出力し、テンポラリレジスタ５にラッチスル
。

従ってこのタイミングにおいて、テンポラリレジスタ２
，３．５は０に初期化される。

上述したように、特殊命令を実行することによル、テン
ポラリレジスタを初期化することができる。従って、本
実施例に係るマイクロコンピュータにおいても、実施例
１と同様の方法を用いることによ）、テンポラリレジス
タが正常動作しない不良を発見することができる。

〔発明の効果〕

以上説明したように、本発明に係るマイクロコンピュー
タにおいては、命令実行に関与するテンポラリレジスタ
を初期化する機能を備え、前記テンポラリレジスタを初
期化する特殊命令を有し、前期特殊命令を実行すること
により、前記テンポラリレジスタを初期化することがで
きる。

このことによシ、マイクロコンピュータが正常動作する
か否かを検査するときには、被検査命令の前に前記特殊
命令を実行することによシ、テンポラリレジスタが動作
しない不良全発見できる効果がある。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンビエータの実施例１
のブロック図、第２図は本発明に係るマイクロコンピュ
ータの実施例１の特殊命令実行時の各タイミングにおけ
る谷部の動作を示す図、第３図は本発明に係るマイクロ
コンビエータにおいて、マイクロコンビエータが正常動
作するか否かを検査する際のフローチャート、第４図は
本発明に係るマイクロコンピュータの実施例２のブロッ
ク図、第５図は本発明に係るマイクロコンビエータの実
施例２の特殊命令実行時の各タイミングにおける谷部の
動作上水す図、第６図は従来例のブロック図、第７図は
従来のマイクロコンビエータの命令実行の谷タイミング
における谷部の動作を示す図である。 ■・・・・・・命令解読部、２・・・・・・テンポラリ
レジスタ、３・・・・・・テンポラリレジスタ、４・・
・・・・算術論理演算回路、５・・・・・・テンポラリ
レジスタ、６・・・・・・パスバッファ、７・・・・・
・内部バス、８・・・・・・プログラムメモリ、９・・
・・・・汎用レジスタ群、１０・・・・・・データメモ
リ、１１・・・・・・クリア回路、１２・・・・・・ク
リア信号線、１３・・・・・・定数発生回路。 茅　２　図 第　３ＷＪ

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータにおいて、命令実行に関与するテ
   ンポラリレジスタを所定の値に初期化する機能を内蔵し
   、前記テンポラリレジスタを初期化する為の命令を有す
   ることを特徴とするマイクロコンピュータ。