JPS63245737A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS63245737A JPS63245737A JP62081524A JP8152487A JPS63245737A JP S63245737 A JPS63245737 A JP S63245737A JP 62081524 A JP62081524 A JP 62081524A JP 8152487 A JP8152487 A JP 8152487A JP S63245737 A JPS63245737 A JP S63245737A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- temporary
- registers
- register
- temporary register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特に命令が正し
く実行さ扛ているかどうかを命令ごとに独立してテスト
を行うことのできるマイクロコンビエータに関する。
く実行さ扛ているかどうかを命令ごとに独立してテスト
を行うことのできるマイクロコンビエータに関する。
従来この種のマイクロコンビエータにおいては、命令実
行に関与するテンポラリレジスタを初期化する手段を有
していなかったため、テストの際不良が検出できない場
合があり几。このことを第6図および第7図を参照して
説明する。
行に関与するテンポラリレジスタを初期化する手段を有
していなかったため、テストの際不良が検出できない場
合があり几。このことを第6図および第7図を参照して
説明する。
第6図は従来のマイクロコンビ具−夕のブロック図でる
る。まず各構成要素について説明する。
る。まず各構成要素について説明する。
命令解読部lはプログラムメモリ8よシ内部バス7t−
介して読み出された命令を解読し、テンポラリレジスタ
2 、3 、5、算術論理演算回路4、パスバッファ6
の動作を制御する。テンポラリレジスタ2,3は内部パ
ス7の信号を所定のタイミングでラッチし一時記憶する
レジスタである。算術論理演算回路4はテンポラリレジ
スタ2,3の記憶データを入力として算術論理演算を行
う回路である。テンポラリレジスタ5は算術論理演算回
路4の出力を一時記憶するレジスタである。パスバッフ
γ6はテンポラリレジスタ5の記憶データを所定のタイ
ミングで内部バス7に出力する為のバラフチである。内
部バス7はアドレスおよびデータを転送するパスである
。プログラムメモリ8はプログラムを格納するメモリで
ある。汎用レジスタ群9は演算の中心となるレジスタ群
である。データメモリ10はデータを格納するメモリで
ある。
介して読み出された命令を解読し、テンポラリレジスタ
2 、3 、5、算術論理演算回路4、パスバッファ6
の動作を制御する。テンポラリレジスタ2,3は内部パ
ス7の信号を所定のタイミングでラッチし一時記憶する
レジスタである。算術論理演算回路4はテンポラリレジ
スタ2,3の記憶データを入力として算術論理演算を行
う回路である。テンポラリレジスタ5は算術論理演算回
路4の出力を一時記憶するレジスタである。パスバッフ
γ6はテンポラリレジスタ5の記憶データを所定のタイ
ミングで内部バス7に出力する為のバラフチである。内
部バス7はアドレスおよびデータを転送するパスである
。プログラムメモリ8はプログラムを格納するメモリで
ある。汎用レジスタ群9は演算の中心となるレジスタ群
である。データメモリ10はデータを格納するメモリで
ある。
次に命令実行動作を説明する。−例として汎用レジスタ
とデータメモリとの加算命令と減算命令とが連続して実
行される場合を説明する。第7図は命令実行の各タイミ
ングにおける各部の動作を示して9る。減算命令の動作
が加算命令と異なる点は、算術論理演算回路4の演算動
作だけでろシ、他の部分の動作は同じであるから、加算
命令の実行サイクルのみ説明する。加算命令は、116
〜t14の5タイミングで実行される。t1@ではまず
命令を読み出して解読を行う。111ではデータメモリ
10のアドレスを指定すると同時に、汎用レジスタ9の
内容を内部バス7に読み出しテンポラリレジスタ2にラ
ッチする。 txtではtllで指定したメモリlOの
内W’fc内部バス7に読み出し、テンポラリレジスタ
3にラッチする。ttsではテンポラリレジスタ2およ
び3の値に対し加算を実行し、実行結果をテンポラリレ
ジスタ5にラッチする。ttaではテンポラリレジスタ
5のデータを、パスバッファ6を介して内部バス7に出
方し、汎用レジスタ9に書き込む。
とデータメモリとの加算命令と減算命令とが連続して実
行される場合を説明する。第7図は命令実行の各タイミ
ングにおける各部の動作を示して9る。減算命令の動作
が加算命令と異なる点は、算術論理演算回路4の演算動
作だけでろシ、他の部分の動作は同じであるから、加算
命令の実行サイクルのみ説明する。加算命令は、116
〜t14の5タイミングで実行される。t1@ではまず
命令を読み出して解読を行う。111ではデータメモリ
10のアドレスを指定すると同時に、汎用レジスタ9の
内容を内部バス7に読み出しテンポラリレジスタ2にラ
ッチする。 txtではtllで指定したメモリlOの
内W’fc内部バス7に読み出し、テンポラリレジスタ
3にラッチする。ttsではテンポラリレジスタ2およ
び3の値に対し加算を実行し、実行結果をテンポラリレ
ジスタ5にラッチする。ttaではテンポラリレジスタ
5のデータを、パスバッファ6を介して内部バス7に出
方し、汎用レジスタ9に書き込む。
以上のようにして汎用レジスタ9・データメモI710
間の加算処理が完了し、加算結果が汎用レジスタ9に格
納される。
間の加算処理が完了し、加算結果が汎用レジスタ9に格
納される。
このような従来のマイクロコンピユータにおいて、マイ
クロコンピュータが正常動作するか否かのテストで、例
えば加算命令が正常に動作し、減算命令で不具合が生じ
た場合、その不良を検出できないことが起こシうる。
クロコンピュータが正常動作するか否かのテストで、例
えば加算命令が正常に動作し、減算命令で不具合が生じ
た場合、その不良を検出できないことが起こシうる。
たとえばtzsで、減算結果のテンポラリレジスタ5へ
の一時記憶が動作しない不良が起きた場合。
の一時記憶が動作しない不良が起きた場合。
テンポラリレジスタ5には加算命令の実行結果が保持さ
nているので、F4では減算命令の実行結果ではなく、
加算命令の実行結果が汎用レジスタ9に書き込まれてし
まう。そして加算命令の実行結果が、減算命令の実行結
果の期待値と偶然一致していた場合、減算命令が正常動
作した場合との区別ができず、不良が検出できない。こ
のような現象はテンポラリレジスタ2.3についても起
こ)うる。また上述した例では汎用レジスタ9とデータ
メモリlOとの間の減算命令の例を述べたが、テンポラ
リレジスタに値が残っている事情は他の命令でも同じで
あるから、同様の不具合がすべての命令について起こ勺
うる。
nているので、F4では減算命令の実行結果ではなく、
加算命令の実行結果が汎用レジスタ9に書き込まれてし
まう。そして加算命令の実行結果が、減算命令の実行結
果の期待値と偶然一致していた場合、減算命令が正常動
作した場合との区別ができず、不良が検出できない。こ
のような現象はテンポラリレジスタ2.3についても起
こ)うる。また上述した例では汎用レジスタ9とデータ
メモリlOとの間の減算命令の例を述べたが、テンポラ
リレジスタに値が残っている事情は他の命令でも同じで
あるから、同様の不具合がすべての命令について起こ勺
うる。
さらにテンポラリレジスタを使用しない命令もめるので
、テンポラリレジスタに残っタテータカ数命令にわたっ
て影響を与え、仮に不良動作が発見されてもどの命令に
現因があるのか解析できない場合もめる。
、テンポラリレジスタに残っタテータカ数命令にわたっ
て影響を与え、仮に不良動作が発見されてもどの命令に
現因があるのか解析できない場合もめる。
本発明のマイクロコンビ二一メは、命令実行に関与する
テンポラリレジスタを命令を用いてP9r定の値に初期
化する手段を内蔵していることを特徴とするものである
。
テンポラリレジスタを命令を用いてP9r定の値に初期
化する手段を内蔵していることを特徴とするものである
。
本発明に係るマイクロコンピュータの構成および動作を
、図面を参照して説明する。第1図は本発明に係るマイ
クロコンピュータの一実施例の構成を示すブロック図で
ある。クリア回路11.クリア信号線12以外の構成・
動作は第6図に示す従来例と相違ないので、クリア回路
11.クリア信号線12の構成、動作のみ説明する。
、図面を参照して説明する。第1図は本発明に係るマイ
クロコンピュータの一実施例の構成を示すブロック図で
ある。クリア回路11.クリア信号線12以外の構成・
動作は第6図に示す従来例と相違ないので、クリア回路
11.クリア信号線12の構成、動作のみ説明する。
まず第1図を用いて、構成要素を説明する。クリア回路
11は、所定のタイミングでハイレベルをクリア信号線
12に出力する回路で、命令解読部1によって制御され
る。クリア信号線12は命令実行に関与するテンポラリ
レジスタ2,3.5をクリアする為の信号線で、クリア
回路11の出力レベルをテンポラリレジスタ2,3.5
に大刀する。クリア信号線12がハイレベルのとき、テ
ンポラリレジスタ2,3.5は0にクリアさ詐る。
11は、所定のタイミングでハイレベルをクリア信号線
12に出力する回路で、命令解読部1によって制御され
る。クリア信号線12は命令実行に関与するテンポラリ
レジスタ2,3.5をクリアする為の信号線で、クリア
回路11の出力レベルをテンポラリレジスタ2,3.5
に大刀する。クリア信号線12がハイレベルのとき、テ
ンポラリレジスタ2,3.5は0にクリアさ詐る。
次に動作を説明する。本発明に係るマイクロコンピュー
タでは、演算に関るテンポラリレジスタを初期化する命
令(以後「特殊命令」と称す)をそなえてお)、前記特
殊命令の実行動作以外は従来例と相違ないので、特殊命
令実行の動作のみ説明する。第2図は特殊命令実行の各
タイミングにおける各部の動作を示している。特殊命令
はL 1@*111の2タイミングで実行される。tl
・ではまず命令を読み出して解読全行う。111ではク
リア回w611よりクリア信号線12にノ為イレベルを
出力し、テンポラリレジスタ2,3.5の値t−Oに初
期化する。従って次の命令サイクルのtts におい
ては、テンポラリレジスタ2,3.5の値は必ずOであ
シ、以前に実行された命令によって格納された数値がそ
のまま残っていることはない0以上述べたように、特殊
命令を実行することによって、命令実行に関与するテン
ポラリレジスタをすべて初期化することができる。従っ
て本発明の一実施例によれば、マイクロコンピュータの
命令が正しく動作するか否かチェックする時は、第3図
に示すように、第1の命令を実行して、テンポラリレジ
スタをクリアする特殊命令を実行したのちに、第2の命
令′ft笑行実行ようになせば、第1の命令実行によっ
て使かれたテンポラリレジスタは全てOにクリアされる
ため、第2の命令でテンポラリレジスタが正しく動作し
ない不良は容易に発見できる。従ってそのマイクロコン
ピュータは不良品として除去することができる。
タでは、演算に関るテンポラリレジスタを初期化する命
令(以後「特殊命令」と称す)をそなえてお)、前記特
殊命令の実行動作以外は従来例と相違ないので、特殊命
令実行の動作のみ説明する。第2図は特殊命令実行の各
タイミングにおける各部の動作を示している。特殊命令
はL 1@*111の2タイミングで実行される。tl
・ではまず命令を読み出して解読全行う。111ではク
リア回w611よりクリア信号線12にノ為イレベルを
出力し、テンポラリレジスタ2,3.5の値t−Oに初
期化する。従って次の命令サイクルのtts におい
ては、テンポラリレジスタ2,3.5の値は必ずOであ
シ、以前に実行された命令によって格納された数値がそ
のまま残っていることはない0以上述べたように、特殊
命令を実行することによって、命令実行に関与するテン
ポラリレジスタをすべて初期化することができる。従っ
て本発明の一実施例によれば、マイクロコンピュータの
命令が正しく動作するか否かチェックする時は、第3図
に示すように、第1の命令を実行して、テンポラリレジ
スタをクリアする特殊命令を実行したのちに、第2の命
令′ft笑行実行ようになせば、第1の命令実行によっ
て使かれたテンポラリレジスタは全てOにクリアされる
ため、第2の命令でテンポラリレジスタが正しく動作し
ない不良は容易に発見できる。従ってそのマイクロコン
ピュータは不良品として除去することができる。
〔実施例2〕
第4図は本発明に係るマイクロコンビエータの実施例2
のブロック図である。
のブロック図である。
実施例1ではテンポラリレジスタをハードウェアでクリ
アする回路を追加し、クリア信号を発生することによシ
テンボラリレジスタを初期化していたが、本実施例では
定数発生回路を追加し、内部バスに定数を出力し、テン
ポラリレジスタにラッチする方法でテンポラリレジスタ
を初期化する。
アする回路を追加し、クリア信号を発生することによシ
テンボラリレジスタを初期化していたが、本実施例では
定数発生回路を追加し、内部バスに定数を出力し、テン
ポラリレジスタにラッチする方法でテンポラリレジスタ
を初期化する。
第4図において定数発生回路13は命令解読部1によっ
て制御さ詐、所定のタイミングで内部バス7にo2出力
する。定数発生回路13以外の構成・動作は従来例と相
違ないので説明を省略する。
て制御さ詐、所定のタイミングで内部バス7にo2出力
する。定数発生回路13以外の構成・動作は従来例と相
違ないので説明を省略する。
次に動作を説明する。特殊命令実行待以外の動作は従来
例と相違ないので、特殊命令実行時の動作のみ説明する
。第5図は特殊命令実行時の各タイミングにおける各部
の動作を示している。1.・では命令の読み出しと解読
を行う。tllでは定数発生回路13は内部バス7にO
t−出力し、テンポラリレジスタ2,3は0をラッチす
る。算術論理演算回路4はテンポラリレジスタ2の値0
全そのまま出力し、テンポラリレジスタ5にラッチスル
。
例と相違ないので、特殊命令実行時の動作のみ説明する
。第5図は特殊命令実行時の各タイミングにおける各部
の動作を示している。1.・では命令の読み出しと解読
を行う。tllでは定数発生回路13は内部バス7にO
t−出力し、テンポラリレジスタ2,3は0をラッチす
る。算術論理演算回路4はテンポラリレジスタ2の値0
全そのまま出力し、テンポラリレジスタ5にラッチスル
。
従ってこのタイミングにおいて、テンポラリレジスタ2
,3.5は0に初期化される。
,3.5は0に初期化される。
上述したように、特殊命令を実行することによル、テン
ポラリレジスタを初期化することができる。従って、本
実施例に係るマイクロコンピュータにおいても、実施例
1と同様の方法を用いることによ)、テンポラリレジス
タが正常動作しない不良を発見することができる。
ポラリレジスタを初期化することができる。従って、本
実施例に係るマイクロコンピュータにおいても、実施例
1と同様の方法を用いることによ)、テンポラリレジス
タが正常動作しない不良を発見することができる。
以上説明したように、本発明に係るマイクロコンピュー
タにおいては、命令実行に関与するテンポラリレジスタ
を初期化する機能を備え、前記テンポラリレジスタを初
期化する特殊命令を有し、前期特殊命令を実行すること
により、前記テンポラリレジスタを初期化することがで
きる。
タにおいては、命令実行に関与するテンポラリレジスタ
を初期化する機能を備え、前記テンポラリレジスタを初
期化する特殊命令を有し、前期特殊命令を実行すること
により、前記テンポラリレジスタを初期化することがで
きる。
このことによシ、マイクロコンピュータが正常動作する
か否かを検査するときには、被検査命令の前に前記特殊
命令を実行することによシ、テンポラリレジスタが動作
しない不良全発見できる効果がある。
か否かを検査するときには、被検査命令の前に前記特殊
命令を実行することによシ、テンポラリレジスタが動作
しない不良全発見できる効果がある。
第1図は本発明に係るマイクロコンビエータの実施例1
のブロック図、第2図は本発明に係るマイクロコンピュ
ータの実施例1の特殊命令実行時の各タイミングにおけ
る谷部の動作を示す図、第3図は本発明に係るマイクロ
コンビエータにおいて、マイクロコンビエータが正常動
作するか否かを検査する際のフローチャート、第4図は
本発明に係るマイクロコンピュータの実施例2のブロッ
ク図、第5図は本発明に係るマイクロコンビエータの実
施例2の特殊命令実行時の各タイミングにおける谷部の
動作上水す図、第6図は従来例のブロック図、第7図は
従来のマイクロコンビエータの命令実行の谷タイミング
における谷部の動作を示す図である。 ■・・・・・・命令解読部、2・・・・・・テンポラリ
レジスタ、3・・・・・・テンポラリレジスタ、4・・
・・・・算術論理演算回路、5・・・・・・テンポラリ
レジスタ、6・・・・・・パスバッファ、7・・・・・
・内部バス、8・・・・・・プログラムメモリ、9・・
・・・・汎用レジスタ群、10・・・・・・データメモ
リ、11・・・・・・クリア回路、12・・・・・・ク
リア信号線、13・・・・・・定数発生回路。 茅 2 図 第 3WJ
のブロック図、第2図は本発明に係るマイクロコンピュ
ータの実施例1の特殊命令実行時の各タイミングにおけ
る谷部の動作を示す図、第3図は本発明に係るマイクロ
コンビエータにおいて、マイクロコンビエータが正常動
作するか否かを検査する際のフローチャート、第4図は
本発明に係るマイクロコンピュータの実施例2のブロッ
ク図、第5図は本発明に係るマイクロコンビエータの実
施例2の特殊命令実行時の各タイミングにおける谷部の
動作上水す図、第6図は従来例のブロック図、第7図は
従来のマイクロコンビエータの命令実行の谷タイミング
における谷部の動作を示す図である。 ■・・・・・・命令解読部、2・・・・・・テンポラリ
レジスタ、3・・・・・・テンポラリレジスタ、4・・
・・・・算術論理演算回路、5・・・・・・テンポラリ
レジスタ、6・・・・・・パスバッファ、7・・・・・
・内部バス、8・・・・・・プログラムメモリ、9・・
・・・・汎用レジスタ群、10・・・・・・データメモ
リ、11・・・・・・クリア回路、12・・・・・・ク
リア信号線、13・・・・・・定数発生回路。 茅 2 図 第 3WJ
Claims (1)
- マイクロコンピュータにおいて、命令実行に関与するテ
ンポラリレジスタを所定の値に初期化する機能を内蔵し
、前記テンポラリレジスタを初期化する為の命令を有す
ることを特徴とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62081524A JPS63245737A (ja) | 1987-04-01 | 1987-04-01 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62081524A JPS63245737A (ja) | 1987-04-01 | 1987-04-01 | マイクロコンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63245737A true JPS63245737A (ja) | 1988-10-12 |
Family
ID=13748722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62081524A Pending JPS63245737A (ja) | 1987-04-01 | 1987-04-01 | マイクロコンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63245737A (ja) |
-
1987
- 1987-04-01 JP JP62081524A patent/JPS63245737A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4423508A (en) | Logic tracing apparatus | |
KR900002604B1 (ko) | 제어기억장치를 갖는 정보처리장치내의 에러회복 장치 및 방법. | |
JPS63245737A (ja) | マイクロコンピユ−タ | |
JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
JP2531112B2 (ja) | 情報処理装置 | |
JPS61846A (ja) | メモリ内容の正常性試験方法 | |
JPS5829056A (ja) | 制御記憶装置 | |
JPS5936853A (ja) | 演算処理装置 | |
JPS60549A (ja) | メモリ試験方式 | |
JPS61240342A (ja) | マイクロプログラム制御装置 | |
JPH02166531A (ja) | マイクロプログラム検証方式 | |
JPH064345A (ja) | 履歴情報格納方式 | |
JPH096685A (ja) | メモリ装置及びそのエラーテスト方法 | |
JPS63265337A (ja) | プロセツサ装置の障害検出回路 | |
JPH047754A (ja) | マイクロコンピュータ | |
JPS6236578B2 (ja) | ||
JPH05241821A (ja) | データ処理装置 | |
JPS6320635A (ja) | 障害信号発生方式 | |
JPH04220729A (ja) | 情報処理装置 | |
JPH0498429A (ja) | マイクロコンピュータ | |
JPH0320830A (ja) | マイクロプロセッサの障害回避方式 | |
JPS60198646A (ja) | コントロ−ル・ストレ−ジのエラ−発生方式 | |
JPS6393051A (ja) | マイクロプログラム制御装置 | |
JPH01191948A (ja) | 診断制御装置 | |
JPS61290545A (ja) | 検証用デ−タの自動出力装置 |