JP2531112B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に関し、特
に内蔵するレジスタの初期化状態のテストを容易にする
機能を有する情報処理装置に関する。

【０００２】

【従来の技術】この種の情報処理装置の一例が、日本電
気会社編、１９９１年発行のユーザーズマニュアル「μ
ＰＤ７８３２８，１６／３２ビット・シングルチップ・
マイクロコンピュータ」、第５頁に記載されている。

【０００３】この刊行物所載のブロック図から本発明に
関係する部分を抜き出し、さらに明確にしたブロック図
を示した図５を参照すると、データバス３００と、アド
レスバス４００と、中央演算処理装置としてアドレス・
レジスタ１１およびこのアドレス・レジスタ１１からア
ドレス情報が供給される命令実行制御用マイクロプログ
ラム格納ＲＯＭ１２からなるマイクロＲＯＭユニット１
と、このマイクロＲＯＭユニット１から出力される制御
コードを命令にデコードするデコーダ６と、データバス
３００に接続され実行中の命令を保持するとともにアド
レス・レジスタ１１にアドレス情報を供給する命令レジ
スタ（ＩＲ）７と、データバス３００に接続される演算
用テンポラリレジスタＡ４１およびテンポラリレジスタ
Ｂ４２とこれらレジスタの内容を演算する演算器（ＡＬ
Ｕ）４３とその出力データを保持しデータバス３００お
よびアドレスバス４００に出力する演算結果格納用レジ
スタＲ４４と演算器４３の実行状態を示しアドレス・レ
ジスタ１１にその状態を通知するフラグ格納用レジスタ
（ＦＬＡＧ）４５とからなるＡＬＵ４と、アドレスバス
４００からアドレス情報の供給を受けデータバス３００
に格納データを入出力する汎用レジスタ９と、次に実行
する命令のアドレスを保持し命令が実行されるたびにプ
ラス１されるプログラムカウンタ（ＰＣ）１０ａと分岐
等のサブプログラムを実行する際にメモリのアドレスを
保持するスタックポインタ（ＳＰ）１０ｂとデータ（オ
ペランド）のメモリアドレスを保持するデータポインタ
（ＤＰ）１０ｃとからなりアドレスバス４００から供給
されるアドレス情報に応答してデータバス３００とデー
タの入出力を行う特殊レジスタ１０と、コントロールレ
ジスタ８１１，８２１，および８３１を有しデータバス
３００を介して周辺機器をコントロールする周辺機器制
御ユニット８１，８２，および８３と、ラッチＰ１Ｌ〜
Ｐ４Ｌと入力バッファＰ１０Ｂ〜Ｐ４０Ｂとからなりデ
ータバス３００を介して外部装置とのデータ／アドレス
の受け渡しをするデータ／アドレス信号入出力ユニット
Ｐ１〜Ｐ４と、入力バッファ１００を介して外部からア
ドレス・レジスタ１１とレジスタ８１１，８２１，およ
び８３１と特殊レジスタ１０とにそれぞれ初期化信号を
供給する初期化信号入力端子（ＲＥＳ）とを備える。

【０００４】再び図５に示す従来の情報処理装置を参照
すると、外部初期化端子ＲＥＳに初期化信号を入力した
場合、内部の特殊レジスタ、すなわちＰＣ１０ａ，ＳＰ
１０ｂ，ＤＰ１０ｃ，ＩＲ７，およびキャリィ等のフラ
グ類（ＦＬＡＧ）４５や周辺機器の制御回路８１，８
２，および８３の有する制御用専用レジスタ８１１，８
２１，および８３１を初期化する。

【０００５】従来の内部レジスタの初期化状態テスト用
の処理フローチャートを示した図６を参照すると、この
従来の情報処理装置は、内部レジスタの初期化の状態を
ＬＳＩテスター等によりテストする場合、ＬＳＩテスタ
から情報処理装置の外部データ入出力端子Ｐ１，Ｐ２，
Ｐ３およびＰ４のいづれかの端子に、初期化のための処
理フロープログラムを入力することにより（図６−６
１）、内部レジスタの値をアキュムレータへ読み出し
（図６−６２）、命令処理を実行した結果、初期化され
た各種レジスタのデータを外部データ入出力端子Ｐ１，
Ｐ２，Ｐ３およびＰ４のいづれかの端子から順次出力し
（図６−６３）、その各種レジスタの値をＬＳＩテスタ
ーで期待値と照合する（図６−６４）。

【０００６】その結果が不一致ならば不良品として判定
され（図６−６５）、一致すればさらに次ぎのレジスタ
の値を照合し、すべてのレジスタの値の照合が完了する
まで同様の処理が実行される（図６−６６）。その結果
すべての比較値が一致すれば良品として判定される（図
６−６７）。

【０００７】また、従来の情報処理装置は、通常動作時
に外部初期化端子ＲＥＳから初期化信号を入力した場
合、内部レジスタを初期化し、初期化されたＰＣレジス
タ１０ａの内容により選択される、プログラムメモリに
格納された命令のアドレスを順次ＩＲ７へ供給する。

【０００８】次に、そのＩＲ７に入力された命令コード
が、命令実行制御用マイクロＲＯＭ１のアドレスレジス
タ１１に供給されマイクロＲＯＭ１のアドレスとなり、
マイクロＲＯＭセル１２より制御コードを出力させるこ
とにより各種命令処理を行なっている。

【０００９】

【発明が解決しようとする課題】上述したように、この
種の情報処理装置は、内部レジスタ１０ａ，１０ｂ，１
０ｃ，８１１，８２１，および８３１の初期化状態の検
査をＬＳＩテスターにより行なっているので、あらかじ
め図６に示す処理フローのテストベクタ（ｔｅｓｔ ｖ
ｅｃｔｏｒ；入力パターンおよび期待値パターン）を作
成し、そのテストベクタにより情報処理装置の内部レジ
スタ１０ａ，１０ｂ，１０ｃ，８１１，８２１，および
８３１の初期化状態を検査していた。

【００１０】近年、ＬＳＩの集積化技術の進歩に伴な
い、ＬＳＩ化された情報処理装置に内蔵されるレジスタ
の数は増大しており、そのレジスタの初期化状態の検査
にはそのレジスタの数に比例したテストベクタが必要で
ある。その場合、この検査には、ＬＳＩテスタに多量の
テストベクタを格納する大容量のメモリが必要となる欠
点を有しており、また多量のテストベクタをＬＳＩに印
加するためそのテスト時間が増大する欠点をも有してい
る。

【００１１】さらに、この種の情報処理装置は、従来よ
りマイクロコンピュータとして各種のシステム装置に組
込まれて使用されており、通常動作時において内蔵され
る内部のレジスタが初期化されているか否かの検出をす
る機能を有していなかった。

【００１２】従って、システム装置等に組込まれ通常動
作を行なっている時に、何等かの理由により、この情報
処理装置の初期化機能が故障した場合、情報処理装置自
身がこれを検出する手段がなかった。このため、システ
ム装置を初期化した時、誤動作することを防止するため
には、故障診断プログラム等をシステム装置の初期化毎
に実行させる必要があった。従って、このためのプログ
ラムを通常処理プログラムのなかに加えておく必要が有
った。

【００１３】本発明の目的は、半導体集積回路による情
報処理装置において、内蔵されたプログラムカウンタ，
スタックポインタ，データポインタ，およびシフトレジ
スタ等の初期化状態のテストを容易にすることにある。

【００１４】

【課題を解決するための手段】本発明の情報処理装置
は、与えられた命令を実行する中央演算処理装置と、所
定のプログラムが格納された主メモリと、この主メモリ
から取り出した前記命令を一時保持するインストラクシ
ョンレジスタとその一時保持された前記命令の実行を制
御するためのマイクロプログラムが格納される第１のリ
ードオンリメモリと、所定のデータが記憶される複数の
内部レジスタ群とを備える情報処理装置において、複数
の初期化制御信号が供給される複数の外部制御入力端子
とこれら外部制御入力端子を介して供給される前記複数
の初期化制御信号に応答して前記複数の内部レジスタ群
に記憶されるレジスタ初期化データの読み出し処理およ
びチェック処理を実行するためのマイクロプログラムが
あらかじめ格納された第２のリードオンリメモリと、前
記レジスタ初期化データに対応する期待値があらかじめ
格納された第３のリードオンリメモリと、前記複数の初
期化制御信号の組み合せで決る所定の論理値に応答して
前記第１および前記第２のリードオンリメモリのいずれ
かから読み出した制御コードを選択するセレクタとを備
え、前記レジスタ初期化信号に応答して前記セレクタに
より前記第２のリードオンリメモリの前記制御コードが
選択され、その制御コードにしたがい前記レジスタ群か
ら読み出した前記レジスタ初期化データと前記期待値と
をそれぞれ比較するとともに、その比較結果が不一致な
らば前記主メモリにあらかじめ格納された初期化ができ
ない場合に対応するための所定のプログラムを実行し、
一致ならば前記第１のリードオンリメモリに格納された
前記所定のマイクロプログラムにより前記所定の命令を
実行するレジスタ初期化診断用処理機能を有し、この処
理機能を用いて前記レジスタ群の初期化チェックができ
ることを特徴とする。

【００１５】また、前記レジスタ初期化診断用処理機能
は、前記複数の初期化制御信号の組み合せによる論理値
にそれぞれ応答して、前記第２のリードオンリメモリに
格納された前記マイクロプログラムにより前記複数の内
部レジスタに記憶された前記レジスタ初期化データを順
次読み出して外部出力端子から出力する処理機能と、前
記レジスタ初期化データを順次読み出して前記第３のリ
ードオンリメモリに格納された前記レジスタ初期化デー
タに対応する前記期待値と比較する第１の比較処理機能
と、前記複数の内部レジスタ値が順次演算されその演算
結果が前記第３のリードオンリメモリに格納された前記
演算結果に対応する前記期待値と比較する第２の比較処
理機能とを備えることを特徴とする。

【００１６】さらに、前記第２の比較処理機能は、前記
期待値と前記演算結果の値との比較結果から不一致を検
出したとき、前記主メモリに保持された前記所定のプロ
グラムのアドレスを前記第３のリードオンリメモリから
読み出し、そのアドレス値を前記プログラムにアドレス
情報として設定するように構成されることを特徴とす
る。

【００１７】

【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。

【００１８】図１は本発明の実施例のブロック図、図２
は本発明の情報処理装置の有する特殊処理マイクロＲＯ
Ｍに格納されるマイクロプログラムの第１例の処理フロ
ーチャート、図３は特殊処理マイクロＲＯＭに格納され
るマイクロプログラムの第２例の処理フローチャート、
および図４は特殊処理マイクロＲＯＭに格納されるマイ
クロプログラムの第３例の処理フローチャートである。

【００１９】図１を参照すると、この図に示した本発明
の情報処理装置は、図５に示した従来の情報処理装置の
構成に、外部制御入力端子Ｔ１，Ｔ２，およびＴ３と、
アドレス・レジスタ２１および特殊処理マイクロプログ
ラムが格納された特殊処理マイクロＲＯＭセルアレー２
２からなり、アドレスレジスタ２１が外部制御入力端子
Ｔ１〜３から供給される制御信号に応答して、特殊処理
マイクロＲＯＭセルアレー２２のアドレスを生成するマ
イクロＲＯＭユニット２と、外部制御入力端子Ｔ１〜３
から供給される制御信号がアドレス・レジスタ２１と並
列に供給されるとともに、その論理出力をアドレス・レ
ジスタ１１に供給する論理ゲート回路２００と、論理ゲ
ート回路２００の出力信号に応答して命令実行制御用マ
イクロＲＯＭユニット１および特殊処理マイクロＲＯＭ
ユニット２から読み出されたいずれかのマイクロコード
出力を選択する切替回路５と、レジスタの初期化信号に
よる初期値がレジスタテスト時の期待値データ等として
格納され、そのデータをアドレスバス４００を介して供
給される特殊レジスタ１０およびＡＬＵ４のアドレス情
報に応答してデータバス３００に出力するデータ処理用
ＲＯＭ３とを、さらに加えた構成を備える。

【００２０】再び図１を参照すると、この情報処理装置
は、外部初期化入力信号ＲＥＳが供給されることによ
り、従来例で説明した動作に加え、外部制御入力端子Ｔ
１，Ｔ２，およびＴ３の入力信号レベルに応答して以下
に述べる動作を行う。

【００２１】すなわち外部制御入力端子Ｔ１，Ｔ２，お
よびＴ３の入力信号レベルが全て“０”の時、従来例に
示した情報処理装置と同一の動作を行なう。

【００２２】外部制御入力端子Ｔ１，Ｔ２，およびＴ３
の入力信号レベルがそれぞれ“１”，“０”，および
“０”の時情報処理装置は初期化入力信号が入力される
と、命令実行制御用マイクロＲＯＭ１のアクセスを保留
し特殊処理用マイクロＲＯＭ２を選択するとともに、特
殊処理用マイクロＲＯＭのアドレスレジスタ２１に、次
に示す第１例の処理フローの処理を実行するマイクロプ
ログラムが格納された先頭番地を設定する。続いて、特
殊処理用マイクロＲＯＭの先頭アドレスで示されるマイ
クロプログラムが実行される。

【００２３】すなわち、本発明の情報処理装置の有する
特殊処理マイクロＲＯＭに格納されるマイクロプログラ
ムの第１例の処理フローを示した図２を参照すると、こ
のマイクロプログラムは、外部初期化入力信号が供給さ
れた時、外部制御入力端子Ｔ１，Ｔ２，およびＴ３の入
力信号レベルがそれぞれ“１”，“０”，および“０”
の時にアドレスレジスタ２１により起動され（図２−２
０１）、制御コードを内部クロックに同期して順次出力
することにより以下の処理を実行する。

【００２４】処理２０２では、ひとつの内部レジスタを
選択する。

【００２５】処理２０３では、選択された内部レジスタ
のデータを内部データバスへ読み出す。

【００２６】処理２０４では、読み出された内部データ
バスのデータを外部データ入出力端子Ｐ１Ｐ２，Ｐ３，
Ｐ４のいづれかの出力ラッチＰＸＬ（Ｘ＝１〜４）に書
込み、出力ラッチＰＸＬのデータを外部データ入出力端
子に出力する。

【００２７】処理２０５では、処理２０１〜２０４の動
作を情報処理装置に内蔵するすべての内部レジスタにつ
いて行う。

【００２８】処理２０６では、特殊処理用マイクロＲＯ
Ｍ２のアクセスを終了し、動作を保留していた命令実行
用マイクロＲＯＭ１のアクセスを許可する。

【００２９】処理２０７では、処理２０６に続いて、ア
クセスを許可された命令実行用マイクロＲＯＭ１は、先
にＰＣに格納されたアドレスに基づいてプログラムメモ
リから出力された命令コードに従って制御コードを発生
する。

【００３０】外部制御入出力端子Ｔ１，Ｔ２，およびＴ
３の入力信号レベルがそれぞれ“０”，“１”および
“０”の時初期化入力信号が入力されると、命令実行制
御用マイクロＲＯＭ１のアクセスを保留し、特殊処理用
マイクロＲＯＭ２を選択するとともに、特殊処理用マイ
クロＲＯＭのアドレスレジスタ２１の値に、次に示す第
２例の処理フローの処理を実行するマイクロプログラム
が格納される先頭番地を設定する。続いて、特殊処理用
マイクロＲＯＭの先頭アドレスで示されるマイクロプロ
グラムが実行される。

【００３１】すなわち、本発明の情報処理装置の有する
マイクロＲＯＭに格納されるマイクロプログラムの第２
例の処理フローを示した図３を参照すると、このマイク
ロプログラムは、外部初期化入力信号が入力された時、
外部制御入力端子Ｔ１，Ｔ２，およびＴ３の入力信号レ
ベルがそれぞれ“０”，“１”，および“０”の時にア
ドレスレジスタ２１により起動され（図３−３０１）、
制御コードを内部クロックに同期して順次出力すること
により以下の処理を実行する。

【００３２】処理３０２では、ひとつの内部レジスタを
選択する。

【００３３】処理３０３では、選択された内部レジスタ
のデータを内部データバスへ読み出す。

【００３４】処理３０４では、読み出された内部データ
バスのデータを演算器のテンポラリレジスタＡ４１に書
込む。

【００３５】処理３０５では、処理３０２で選択された
レジスタの初期化信号による、初期化データの期待値が
格納されているデータＲＯＭ３を選択する。

【００３６】処理３０６では、データＲＯＭ３から読み
出した期待値を内部データバスへ読み出す。

【００３７】処理３０７では、読み出された内部データ
バス上のデータを、演算器のテンポラリレジスタＢ４２
に書込む。

【００３８】処理３０８では、演算器においてテンポラ
リレジスタＡ４１とテンポラリレジスタＢ４２のデータ
を比較する。

【００３９】処理３０９では、比較結果が一致した場
合、別の内部レジスタを選択し、処理３０２〜３０７の
動作を行う。

【００４０】情報処理装置に内蔵する全てのレジスタに
おいて、演算器による比較結果が一致した場合、動作を
保留していた命令実行用マイクロＲＯＭ１の実行を許可
する制御コードを発生し、特殊処理用マイクロＲＯＭ２
の実行を停止させる。

【００４１】処理３１０〜３１２では、内部レジスタの
データとデータＲＯＭ３の比較結果が不一致の場合、Ｐ
Ｃ１０ａにデータ処理用ＲＯＭ３より読み出した、内部
レジスタの初期化が出来ていない場合の処理プログラム
が格納された図示されないメインメモリ（プログラムメ
モリ）のアドレスをＰＣ１０ａに書込む。

【００４２】処理３１３では、特殊処理用マイクロＲＯ
Ｍ２のアクセスを終了し、動作を保留していた命令実行
用マイクロＲＯＭ１のアクセスを許可する。

【００４３】処理３１４では、アクセスを許可された命
令実行用マイクロＲＯＭ１は、先にＰＣに格納されたア
ドレスに基づいて読み出されたプログラムメモリから出
力された命令コードに従った制御コードを発生する。

【００４４】外部制御入力端子Ｔ１，Ｔ２，およびＴ３
の入力信号レベルがそれぞれ“０”，“０”，および
“１”の時初期化入力信号が入力されると、命令実行制
御用マイクロＲＯＭ１のアクセスを保留し、特殊処理用
マイクロＲＯＭ２を選択するとともに特殊処理用マイク
ロＲＯＭのアドレスレジスタ２１の値に、次に示す第３
の処理フローを実行するマイクロプログラムの格納され
る先頭番地を設定する。続いて、特殊処理用マイクロＲ
ＯＭの先頭アドレスで示されるマイクロプログラムが実
行される。

【００４５】すなわち、本発明の情報処理装置の有する
マイクロＲＯＭに格納されるマイクロプログラムの第３
例の処理フローを示した図４を参照すると、このマイク
ロプログラムは、外部初期化入力信号が入力された時、
外部制御入力端子Ｔ１，Ｔ２，およびＴ３の入力信号レ
ベルがそれぞれ“０”，“０”，および“１”の時にア
ドレスレジスタ２１により起動され（図４−４０１）、
制御コードを内部クロックに同期して順次出力すること
により、以下の処理を実行する。

【００４６】処理４０２では、ひとつの内部レジスタを
選択する。

【００４７】処理４０３では、選択された内部レジスタ
のデータを内部データバスへ読み出す。

【００４８】処理４０４では、読み出された内部データ
バスのデータを、演算器のテンポラリレジスタＡ４１に
書込む。

【００４９】処理４０５〜４０６では、別の内部レジス
タのデータを、内部データバスへ読み出す。

【００５０】処理４０７では、読み出された内部データ
バス上のデータを、演算器のテンポラリレジスタＢ４２
に書込む。

【００５１】処理４０８〜４０９では、演算器において
テンポラリレジスタ４１とテンポラリレジスタ４２のデ
ータの演算を行う。演算結果は、テンポラリレジスタＡ
４１へ格納する。

【００５２】続いて、別の内部レジスタを選択し、内部
レジスタのデータを内部データバスへ読み出し処理４０
５〜４０６の動作を行う。

【００５３】情報処理装置に内蔵する全てのレジスタに
おいて、演算器による演算を行い、その演算結果をテン
ポラリレジスタＡ４１に格納する。

【００５４】処理４１１〜４１３では、予め内部レジス
タの全てを演算した時の期待値をデータ処理用ＲＯＭ３
２に格納しておき、この期待値をテンポラリレジスタＢ
４２へ書込む。

【００５５】処理４１４では、演算器においてテンポラ
リレジスタＡ４１とテンポラリレジスタＢ４２のデータ
を比較する。

【００５６】処理４１８では、処理４１４の比較結果が
一致した場合、動作を保留していた命令実行用マイクロ
ＲＯＭ１の実行を許可する制御コードを発生し、特殊処
理用マイクロＲＯＭ２の実行を停止させる。

【００５７】処理４１５〜４１７では、内部レジスタの
データとデータ処理用ＲＯＭ３の比較結果が不一致の場
合、ＰＣ１０ａにデータ処理用ＲＯＭ３より読み出し
た、内部レジスタの初期化が出来ていない場合の処理プ
ログラムが格納してあるプログラムメモリのアドレスを
書込む。

【００５８】処理４１９では、特殊処理用マイクロＲＯ
Ｍのアクセスを終了し、動作を保留していた命令実行用
マイクロＲＯＭ１のアクセスを許可する。

【００５９】続いて、アクセスを許可された命令実行用
マイクロＲＯＭ１は、先にＰＣに格納されたアドレスに
基づいて読み出されたプログラムメモリから出力された
命令コードに従った制御コードを発生する。

【００６０】

【発明の効果】上述したように本発明による情報処理装
置は、初期化入力信号を入力した時、外部制御入力端子
の信号レベルの組み合せより、内蔵する特殊処理用マイ
クロＲＯＭに格納されたマイクロプログラムが内部レジ
スタの初期化状態をテストする機能を有しているため、
外部データ入出力端子の状態を観測するだけで情報処理
装置の内部レジスタの初期化状態のテストを行なうこと
が出来る。

【００６１】従って、本発明による情報処理装置では、
内部レジスタを読み出すためのテストベクターを必要と
しないため、従来のテストベクターの数に比べ半分（観
測用のテストベクターのみ）でテストが可能となる。

【００６２】また、特殊処理用マイクロＲＯＭに内蔵さ
れる第２例および第３例の処理フローに示したマイクロ
プログラムによれば、初期化された内部レジスタの期待
値データがデータ処理ＲＯＭに内蔵されているので、そ
の値とテストによって読み出された内部レジスタのデー
タとを比較することができる。

【００６３】そのため、情報処理装置の外部でそのテス
ト結果を観測するためのテストベクタも不要となり、ク
ロック信号を供給することで、情報処理装置内で内部レ
ジスタの初期化が正常に実行されたかを自己診断するこ
とができる。

【００６４】したがって、内部レジスタを増やした場合
でもクロック数が増えるだけでテストベクタは増えない
という効果を有する。

【００６５】また、外部制御端子のレベルの組み合せに
より第２例の処理および第３例の処理フローの処理をも
つマイクロプログラムが起動された場合、内部レジスタ
の初期化の度に内部レジスタの初期化の状態を自己診断
することが出来るので、従来の情報処理装置の自己診断
で必要であった内部レジスタのデータを読み出し、チェ
ックするための命令を情報処理装置内のプログラムエリ
アに確保する必要がない。

【図面の簡単な説明】

【図１】本発明による情報処理装置の一実施例を示すブ
ロック図である。

【図２】本発明による情報処理装置に内蔵されるテスト
制御用マイクロＲＯＭに格納されるマイクロプログラム
の第１例の処理フローチャートの例である。

【図３】本発明による情報処理装置に内蔵されるテスト
制御用マイクロＲＯＭに格納されるマイクロプログラム
の第２例の処理フローチャートの例である。

【図４】本発明による情報処理装置に内蔵されるテスト
制御用マイクロＲＯＭに格納されるマイクロプログラム
の第３例の処理フローチャートの例である。

【図５】従来例による情報処理装置の一例を示すブロッ
ク図である。

【図６】従来の情報処理装置における内部レジスタの初
期化をテストするための命令の処理フローチャートであ
る。

【符号の説明】

１ 命令実行制御用マイクロプログラムを格納したマ
イクロＲＯＭユニット ２ 特殊処理制御用マイクロプログラムを格納したマ
イクロＲＯＭユニット ３ データ処理用ＲＯＭ ４ ＡＬＵ ５ マイクロＲＯＭの出力切替回路 ６ マイクロコードデコーダ ７ インストラクションレジスタ（ＩＲ） ８１〜８３ 周辺機器制御ユニット ９ 汎用レジスタ １０ 特殊レジスタ（プログラムカウンタ１０ａ，ス
タックポインタ１０ｂ，データポインタ１０ｃ） １１ 命令実行制御用マイクロＲＯＭ１のアドレスレ
ジスタ １２ 命令実行制御用マイクロＲＯＭ１のＲＯＭセル
アレー ２１ 特殊処理用マイクロＲＯＭ２のアドレスレジス
タ ２２ 特殊処理用マイクロＲＯＭ２のＲＯＭセルアレ
ー ３１ データ処理ＲＯＭ３のアドレスレジスタ ３２ データ処理ＲＯＭ３のＲＯＭセルアレー ４１ 演算用テンポラリレジスタＡ ４２ 演算用テンポラリレジスタＢ ４３ 演算器 ４４ 演算結果格納用レジスタＲ ４５ フラグ格納用レジスタ １００ 入力バッファ ８１１〜８１３ 周辺機器制御ユニットのコントロー
ルレジスタ Ｐ１〜Ｐ４ データ／アドレス信号入出力ユニット
（バッファ） ＲＥＳ 初期化信号入力端子 Ｔ１〜Ｔ３ テストモード設定のための外部制御入力
端子

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 与えられた命令を実行する中央演算処理
   装置と、所定のプログラムが格納された主メモリと、こ
   の主メモリから取り出した前記命令を一時保持するイン
   ストラクションレジスタと、その一時保持された前記命
   令の実行を制御するためのマイクロプログラムが格納さ
   れる第１のリードオンリメモリと、所定のデータが記憶
   される複数の内部レジスタ群とを備える情報処理装置に
   おいて、複数の初期化制御信号が供給される複数の外部
   制御入力端子と、これら外部制御入力端子を介して供給
   される前記複数の初期化制御信号に応答して前記複数の
   内部レジスタ群に記憶されるレジスタ初期化データの読
   み出し処理およびチェック処理を実行するためのマイク
   ロプログラムがあらかじめ格納された第２のリードオン
   リメモリと、前記レジスタ初期化データに対応する期待
   値があらかじめ格納された第３のリードオンリメモリ
   と、前記複数の初期化制御信号の組み合せで決る所定の
   論理値に応答して前記第１および前記第２のリードオン
   リメモリのいずれかから読み出した制御コードを選択す
   るセレクタとを備え、前記レジスタ初期化信号に応答し
   て前記セレクタにより前記第２のリードオンリメモリの
   前記制御コードが選択され、その制御コードにしたがい
   前記レジスタ群から読み出した前記レジスタ初期化デー
   タと前記期待値とをそれぞれ比較するとともに、その比
   較結果が不一致ならば前記主メモリにあらかじめ格納さ
   れた初期化ができない場合に対応するための所定のプロ
   グラムを実行し、一致ならば前記第１のリードオンリメ
   モリに格納された前記所定のマイクロプログラムにより
   前記所定の命令を実行するレジスタ初期化診断用処理機
   能を有し、この処理機能を用いて前記レジスタ群の初期
   化チェックができることを特徴とする情報処理装置。
2. 【請求項２】 前記レジスタ初期化診断用処理機能は、
   前記複数の初期化制御信号の組み合せによる論理値にそ
   れぞれ応答して、前記第２のリードオンリメモリに格納
   された前記マイクロプログラムにより前記複数の内部レ
   ジスタに記憶された前記レジスタ初期化データを順次読
   み出して外部出力端子から出力する処理機能と、前記レ
   ジスタ初期化データを順次読み出して前記第３のリード
   オンリメモリに格納された前記レジスタ初期化データに
   対応する前記期待値と比較する第１の比較処理機能と、
   前記複数の内部レジスタ値が順次演算されその演算結果
   が前記第３のリードオンリメモリに格納された前記演算
   結果に対応する前記期待値と比較する第２の比較処理機
   能とを備えることを特徴とする請求項１記載の情報処理
   装置。
3. 【請求項３】 前記第２の比較処理機能は、前記期待値
   と前記演算結果の値との比較結果から不一致を検出した
   とき、前記主メモリに保持された前記所定のプログラム
   のアドレスを前記第３のリードオンリメモリから読み出
   し、そのアドレス値を前記プログラムにアドレス情報と
   して設定するように構成されることを特徴とする請求項
   １記載の情報処理装置。