JPH064345A - 履歴情報格納方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】制御記憶に格納されたマイクロプログラムで制
御されるデータ処理システムで、実行マイクロ命令のア
ドレス・制御情報を履歴情報として格納するトレーサで
不要情報が格納されないようメモリを有効に利用する。 【構成】フィールド３２は、イベント・割り込み処理を
構成する命令列の最後の命令であることを示すマイクロ
命令終了コマンドのフィールドで、レジスタ２２に新た
に機械語命令、イベント処理・割り込みが発生したとい
う情報が保持された時或はレジスタ９が分岐コマンドを
保持した時レジスタ５が保持する命令アドレスがレジス
タ６にセットされる。つまり新たな機械語命令・割り込
み処理が行われた時それらのマイクロ命令列の先頭の命
令アドレスを保持し、命令シーケンスが条件分岐した
時、分岐方向のアドレスを保持。そしてレジスタ１１の
出力であるイネーブル信号によりトレーサメモリ８にレ
ジスタ６の内容が書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は履歴情報格納方式、特に
制御記憶に格納されたマイクロプログラムで制御される
データ処理システムで、実行したマイクロ命令のアドレ
スおよび制御情報を履歴情報として格納するトレーサに
おける履歴情報格納方式に関するものである。

【０００２】

【従来の技術】マイクロプログラムで制御されるデータ
処理システムにおいては、ＲＡＳ（Ｒｅｌｉａｂｉｌｉ
ｔｙ，Ａｖａｉｌａｂｉｌｉｔｙ，Ｓｅｒｖｉｃｅａｅ
ｉｌｉｔｙ）の一環として、マイクロ命令アドレスなど
の時系列データを履歴情報としてトレーサメモリ中の格
納しておき、障害発生時やデバグ作業においてトレーサ
メモリに格納された履歴情報を読みだし、その内容を解
析し、問題の発生原因の究明や処理対策を行なうように
している。

【０００３】従来の履歴情報格納方式は、実行したマイ
クポ命令アドレスをすべて一率にトレースする構成とな
っていた。

【０００４】このような従来の履歴情報格納方式の一例
を示す図５において、１はマイクプログラムを格納して
いる制御記憶、２はこの制御記憶１をアクセスするため
のマイクロ命令アドレスを保持するレジスタである。

【０００５】３はアクセスされたマイクロ命令を受ける
レジスタであり、いくつかのフィールドに分かれてい
る。そして、各フィールドの出力が直接個々の回路（図
示せず）を制御し、マイクロ命令を実行することにな
る。そのうち、フィールド３１はマイクロ命令の順序制
御を行なうコマンドのフィールドであり、信号線１０３
を介して分岐判定回路４に入力される。

【０００６】このコマンドは大きくは無条件分岐コマン
ドと条件分岐コマンドの２つに分かれるが、無条件分岐
コマンドであるときは、分岐判定回路４の出力はレジス
タ２に保持されているアドレスそのものとなり、条件分
岐コマンドであるときは、分岐判定回路４の出力はレジ
スタ２に保持されているアドレスを分岐判定条件信号１
０４で修飾したアドレスとなる。そして、レジスタ５は
分岐判定回路４の出力を受けるレジスタであり、常に実
際に実行するマイクロ命令のアドレスを保持する。

【０００７】レジスタ２には命令開始時またはイベント
処理開始時ではその開始アドレスが信号線１０１を介し
てセットされ、その後は開始アドレスでアクセスしたマ
イクロ命令後の中のテクストアドレスが信号線１０２を
介してセットされ、順次マイクロプログラムを実行して
いく。

【０００８】レジスタ６はトレーサへの書き込みデータ
を保持するレジスタであり、レジスタ５の保持している
データ（マイクロ命令アドレス）がセットされる。レジ
スタ７はトレーサメモリ８のアドレスを保持するアドレ
スレジスタで、トレーサデータが格納される毎に＋１加
算される。

【０００９】以上説明した構成により実行したマイクロ
命令のアドレスがすべて一率にトレーサメモリ８にサイ
クリックに履歴情報として格納する。

【００１０】

【発明が解決しようとする課題】上述した従来の履歴情
報格納方式では、本来履歴情報としては機械語命令、イ
ベント処理および割り込み処理を構成するマイクロ命令
列の先頭およびマイクロ命令のシーケンスが分岐すると
きの分岐方向だけ残せばその履歴情報から実際のシーケ
ンスを追うことが可能であるにもかかわらず、実行した
マイクロ命令アドレスを全て一率に履歴情報としてトレ
ーサメモリに格納していた。このため、トレーサメモリ
は大容量のメモリを必要とするなめならず、特にループ
を構成するマイクロプログラムにおいては、その履歴内
容に冗長と部分が多くなり、メモリ資源が有効に利用さ
れないという課題があった。

【００１１】

【課題を解決するための手段】本発明の方式は、制御記
憶に格納されたマイクロプログラムで制御されるデータ
処理システムで、実行したマイクロ命令のアドレスおよ
び制御情報を履歴情報として格納する履歴情報格納方式
において、機械語命令又はイベント処理を構成するマイ
クロ命令列の先頭を履歴情報として格納する第１の格納
手段と、割り込み処理を構成するマイクロ命令列の先頭
を履歴情報として格納する第２の格納手段と、前記マイ
クロ命令列の中のマイクロ命令が条件分岐したときその
分岐方向を履歴情報として格納する第３の格納手段と、
前記マイクロ命令が条件分岐したときその分岐方向が前
回条件分岐したときの分岐方向と一致しているかをチェ
ックし一致していればその連続一致回数を計数し履歴情
報として格納する第４の格納手段とを有することを特徴
とする。

【００１２】

【実施例】以下、図面に基づき本発明の実施例を詳細に
説明する。

【００１３】本発明による履歴情報格納方式の一実施例
を示す図１において、図５に示した例と共通な構成部分
は共通な参照番号で示してある。

【００１４】レジスタ３のフィールド３２は機械語命
令、イベント処理および割り込み処理を構成するマイク
ロ命令列の最後のマイクロ命令であることを示すマイク
ロ命令終了マンドのフィールドである。レジスタ（割り
込み検出フラグレジスタ）２０は、割り込み処理が発生
するとセットされ、レジスタ２に割り込み処理を構成す
るマイクロ命令列の先頭のマイクロ命令アドレスが信号
線１０１を介して保持される。

【００１５】２２はレジスタ３のフィールド３２とレジ
スタ２０の出力をオアゲート２１でＯＲした結果をセッ
トするレジスタである。９はレジスタ３のフィールド３
１を次のタイミングでセットするレジスタであり、マイ
クロ命令順序制御コマンドを保持する。

【００１６】１０はレジスタ９の保持しているデータが
条件分岐コマンドであることを検出するデコーダであ
り、レジスタ２２の出力とデコーダ１０の出力をオアゲ
ート２３でＯＲした結果がレジスタ１１にセットされ
る。そして、レジスタ２２の出力とデコーダ１０の出力
をＯＲした出力１０５はレジスタ（トレーサ書き込みデ
ータレジスタ）６とレジスタ（トレーサアドレスレジス
タ）７およびカウンタ１２ならびにレジスタ１３のセッ
ト信号でもある。

【００１７】レジスタ１１はトレーサ書き込み許可を示
すイネーブル信号を出力する。そして、レジスタ６に
は、レジスタ２２に新たに機械語命令、イベント処理お
よび割り込み処理が発生したという情報が保持されたと
き、またはレジスタ９が条件分岐コマンドを保持したと
きだけ、レジスタ５の保持しているマイクロ命令アドレ
スがセットされる。つまり、新たな機械語命令およびイ
ベント処理および割り込み処理が行われたときはそれら
を構成するマイクロ命令列の先頭のマイクロ命令アドレ
スを保持し、マイクロ名シーケンスが条件分岐したとき
はその分岐方向アドレスを保持する。

【００１８】比較回路１４はレジスタ５とレジスタ６の
値を比較し、その比較結果はレジスタ２２の出力とデコ
ーダ１０の出力をオアゲート２３でＯＲした出力１０５
（セット信号）によりレジスタ１３にセットされる。

【００１９】このレジスタ（分岐方向一致フラグレジス
タ）１３はマイクロ命令シーケンスが条件分岐したとき
の分岐方向と同じであるかどうかを示す。そして、レジ
スタ（分岐方向一致フラグレジスタ）１３の出力はセレ
クタ１５の選択信号１０８となり、このセレクタ１５は
分岐方向一致フラグが不一致であればレジスタ６の出力
を選択し一致であればカウンタ１２の出力を選択する。

【００２０】このカウンタ１２はレジスタ２２の出力と
デコーダ１０の出力をオアゲート２３でＯＲした出力１
０５により＋１ずつ加算されるカウンタである。そし
て、レジスタ２２の出力とデコーダ１０の出力をオアゲ
ート２３でＯＲした出力１０５がＯＮでも比較回路１４
の比較結果が不一致であると常に初期値「００１」にリ
セットされる。このカウンタ１２のカウント値はマイク
ロ命令シーケンスが同一方向に連続して条件分岐した回
数を表わす。

【００２１】デコーダ１６はカウンタ１２のカウント値
が初期値「００１」であることを検出し、その出力はレ
ジスタ７のセット条件の１つとなる。このレジスタ７は
トレーサのアドレスを保持するアドレスレジスタであ
り、デコーダ１６の出力１０７と比較回路１４の出力１
６の出力１０７と比較回路１４の出力１０６の反転値１
１０がオアゲート１７でＯＲされた出力１０９とレジス
タ２２の出力とデコーダ１０の出力をオアゲート２３で
ＯＲした出力１０５とがアンドゲート１８でＡＮＤされ
た結果により＋１加算される。

【００２２】すなわち、新たに機械語命令、イベント処
理および割り込み処理が発生した場合であるか、または
マイクロ命令シーケンスが条件分岐であり、かつカウン
タ１２のカウント値が初期値「００１」であるか、また
は比較回路１４の比較結果が不一致であるとき＋１加算
される。また、その加算結果のオーバーフローは無視さ
れサイクリックなアドレスとなる。１９は比較回路１４
の出力１０６を入力とするナンドゲートである。

【００２３】そして、レジスタ２２，５，６，７および
１１は新たに機械語命令およびイベント処理が発生した
とき、その機械語命令およびイベント処理を構成するマ
イクロ命令列の先頭のマイクロ命令アドレスを履歴情報
として格納する手段を構成する。また、レジスタ２０，
２２，５，６，および７は新たに割り込み処理が発生し
たときその割り込み処理を構成するマイクロ命令列の先
頭のマイクロ命令アドレスを履歴情報として格納する手
段を構成する。

【００２４】レジスタ１１，５，６，７，デコーダ１０
およびセレクタ１５はマイクロ命令が条件分岐したとき
その分岐方向を履歴情報として格納する手段を構成し、
また、レジスタ５，６，７，１３，トレーサメモリ８，
カウンタ１２，比較回路１４およびセレクタ１５はマイ
クロ命令が条件分岐したときその分岐方向が前回分岐し
たときと一致しているかをチェックし一致していればそ
の連続一致回数を計数し履歴情報として格納する手段を
構成している。

【００２５】つぎに、動作フローについて図２に示すマ
イクロプログラムを例に説明する。図２において、アル
ファベットＡ，Ｂ，Ｃ……およびα，β，γ……および
（１），（２），（３）……はマイクロ命令アドレスを
示し、マイクロ命令Ａと呼ぶときは、アドレスＡのマイ
クロ命令のことである。この件では、ＢからＥへ条件分
岐し、ＥからＧへ条件分岐し、Ｋから３回Ｊへ条件分岐
し、最後にＫからＬへ条件分岐する。

【００２６】すなわち、トレーサメモリの格納結果を示
す図３の（ａ）で示される順序でマイクロプログラムが
実行されるものとする。なお、この図３において、
（ａ）は従来のトレーサメモリの格納結果を示したもの
であり、（ｂ）は本発明のトレーサメモリの格納結果を
示したものである。

【００２７】図４は本発明における動作のタイムチャー
トで、図２のマイクロプログラムを実行したときの各レ
ジスタのタイムチャートを示す。図４において、（ａ）
はレジスタ２２、（ｂ）はレジスタ９（：マイクロ命令
順序制御コマンド）、（ｃ）はレジスタ５（：マイクロ
命令実行アドレス）、（ｄ）はレジスタ６（：トレーサ
書き込みデータ）、（ｅ）はレジスタ１１（：トレーサ
ライトイネーブル）、（ｆ）はレジスタ１３（：分岐方
向一致フラグ）、（ｇ）はカウンタ１２、（ｈ）はレジ
スタ７（：トレーサアドレス）、（ｉ）はトレーサメモ
リ８をそれぞれ示したものである。

【００２８】そして、図４の（ａ）に示すレジスタ２２
において「１」は機械語命令、イベント処理および割り
込み処理の始まりであることを示し、それ以外はマイク
ロ命令シーケンスが実行中であることを示す。

【００２９】（ｂ）に示すレジスタ９において「ＢＲ」
はマイクロ命令順序制御コマンドが条件分岐コマンドで
あることを示し、それ以外は無条件分岐コマンドである
ことを示す。そして、トレーサ書き込み許可を示すレジ
スタ１１は、レジスタ２２がマイクロ命令終了コマンド
または割り込み開始情報を保持した場合またはデコーダ
１０によりレジスタ９が条件分岐コマンドを保持した場
合の次にタイミングでＯＮとなるから図４に示すＴ２，
Ｔ５，Ｔ７，Ｔ８，Ｔ１２，Ｔ１４，Ｔ１６，Ｔ１８，
Ｔ２０，Ｔ２２，Ｔ２４のタイミングでＯＮとなり、ま
た、レジスタ２２の出力とデコーダ１０の出力をＯＲし
た出力１０５（セット信号）も同じタイミングでＯＮと
なる。

【００３０】このレジスタ２２の出力とデコーダ１０の
出力をＯＲした出力１０５（セット信号）によりレジス
タ（トレーサ書き込みデータレジスタ）６には図４
（ｄ）が示すように、Ｔ２のタイミングでアドレスＸ
が、Ｔ５のタイミングでアドレスＡが、Ｔ７のタイミン
グでアドレスＥが、Ｔ８のタイミングでＧが、Ｔ１２の
タイミングでＪが、Ｔ１４のタイミングでＪが、Ｔ１６
のタイミングでＪが、Ｔ１８のタイミングでＬが、Ｔ２
０のタイミングでＩが、Ｔ２４のタイミングでＴがそれ
ぞれセットされ、他のタイミングでは値がホールドされ
る。

【００３１】また、図４（ｅ）に示すレジスタ（分岐方
向一致フラグレジスタ）１３は、図４（ｃ）に示すレジ
スタ５と図４の（ｄ）に示すレジスタ６がＴ１３とＴ１
５のタイミングで一致するからレジスタ２２の出力とデ
コーダ１０の出力をＯＲした出力１０５（セット信号）
によりタイミングＴ２，Ｔ５，Ｔ７，Ｔ８，Ｔ１２，Ｔ
１８，Ｔ２０，Ｔ２２，Ｔ２４で値「０」がセットさ
れ、タイミングＴ１４，Ｔ１６で値「１」がセットされ
る。そして、他のタイミングでは値がホールドされるか
らレジスタ１２の値が「１」となるのはＴ１４〜Ｔ１７
のタイミングとなる。

【００３２】また、カウンタ１２は、デコーダ１０の出
力１０５（セット信号）と比較回路１４の出力とにより
図４（ｇ）に示すように、タイミングＴ１４で００１→
００２にカウントアップされ、タイミング１６で００２
→００３カウントアップされる。そして、タイミングＴ
２とタイミングＴ５とタイミングＴ７とタイミングＴ８
とタイミングＴ１２とタイミングＴ１８とタイミングＴ
２０とタイミングＴ２２とタイミングＴ２４では初期値
００１にリセットされ、他のタイミングでは値がホール
ドされる。

【００３３】また、レジスタ（トレーサアドレスレジス
タ）７は、セット条件が満足される図４に示すタイミン
グＴ２，Ｔ５、Ｔ７，Ｔ８，Ｔ１２，Ｔ１４，Ｔ１８，
Ｔ２０，Ｔ２２，Ｔ２４で＋１加算される。そして、タ
イミングＴ１３ではデコーダ１０の出力１０５（セット
信号）はＯＮであるが、このタイミングＴ１６で比較回
路１４の結果が不一致でなくかつタイミングＴ１５での
カウント値が初期値「００１」でないのでレジスタ（ト
レーサアドレスレジスタ）７のセット条件は満たされず
値がホールド（Ｈｏｌｄ）される。また、他のタイミン
グでも値はホールドされる。

【００３４】そして、トレーサメモリ８への書き込み動
作は、レジスタ１１の出力であるイネーブル信号による
ので、レジスタ１１の値により図４に示すタイミングＴ
３，Ｔ６，Ｔ８，Ｔ８，Ｔ９，Ｔ１３，Ｔ１５，Ｔ１
７，Ｔ１９，Ｔ２１，Ｔ２３，Ｔ２５で書き込みが行な
われる。Ｔ３のタイミングでは、Ｔ２のタイミングでの
レジスタ（分岐方向一致フラグレジスタ）１３の値が
「０」であるからセレクタ１５がレジスタ（トレーサ書
き込みレジスタ）６を選択するので、トレーサメモリ８
にはＴ２のタイミングでのレジスタ６の値であるマイク
ロ命令アドレスＸが格納される。

【００３５】同様にタイミングＴ９では、マイクロ命令
アドレスＧがトレーサメモリ８の次の番地に格納され、
同様にタイミングＴ１３ではマイクロ命令アドレスＪが
更に次の番地に格納される。そして、タイミングＴ１５
ではタイミングＴ１４でレジスタ（分岐方向一致フラグ
レジスタ）１３の値が「１」となるので、セレクタ１５
はカウンタ１２を選択し、タイミングＴ１４でのカウン
タ１２の値「００２」が次の番地に格納される。

【００３６】タイミング１７では同様にしてカウンタ値
「００３」が格納されるが、タイミングＴ１６において
レジスタ（トレーサアドレスレジスタ）７はホールドさ
れるので、カウンタ値「００３」はタイミングＴ１５で
格納した番地に上書きされる。

【００３７】タイミングＴ１９では、タイミングＴ１８
でレジスタ（分岐方向一致フラグレジスタ）１３の値が
「０」となるので、セレクタ１５はレジスタ（トレーサ
書き込みデータレジスタ）６を選択し、タイミングＴ１
８でのマイクロ命令アドレスＬが次の番地に格納され
る。同様にタイミングＴ２１ではマイクロ命令アドレス
αがトレーサメモリ８の次の番地に格納され、同様にタ
イミングＴ２３ではマイクロ命令アドレス（１）がトレ
ーサメモリ８の次の番地に格納され、同様にタイミング
Ｔ２５ではマイクロ命令アドレスＴがトレーサメモリ８
の次の番地に格納される。

【００３８】以上の結果、トレーサメモリ８の格納デー
タは図３（ｂ）で示されるとおりとなり、図３（ａ）の
従来方式での結果と比べてかなり少なくなる。

【００３９】

【発明の効果】以上説明したように本発明によれば、不
必要な履歴情報が格納されないのでトレーサメモリの容
量を低減できる。また、ループのような繰り返すシーケ
ンスのトレースにおいては、その繰り返す回数を履歴情
報とすることにより、冗長の部分を削除でき、トレーサ
メモリを有効に活用出来る効果がある。

【図面の簡単な説明】

【図１】本発明による履歴情報格納方式の一実施例を示
すブロック図である。

【図２】図１に示した実施例の動作を説明するための図
である。

【図３】図１に示した実施例によるトレーサメモリへの
格納結果は従来例による格納結果との比較において示す
図である。

【図４】本発明における動作のタイムチャートである。

【図５】従来のマイクロ命令シーケンストレースの一例
を示すブロック図である。

【符号の説明】

１ 制御記憶 ２，３ レジスタ ４ 分岐判定回路 ５，６，７ レジスタ ８ トレーサメモリ ９ レジスタ １０ デコーダ １１ レジスタ １２ カウンタ １３ レジスタ １４ 比較回路 １５ セレクタ １６ デコーダ １７ オアゲート １８，１９ アンドゲート ２０，２２ レジスタ ２１，２３ オアゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 制御記憶に格納されたマイクロプログラ
   ムで制御されるデータ処理システムで、実行したマイク
   ロ命令のアドレスおよび制御情報を履歴情報として格納
   する履歴情報格納方式において、 機械語命令又はイベント処理を構成するマイクロ命令列
   の先頭を履歴情報として格納する第１の格納手段と、 割り込み処理を構成するマイクロ命令列の先頭を履歴情
   報として格納する第２の格納手段と、 前記マイクロ命令列の中のマイクロ命令が条件分岐した
   ときその分岐方向を履歴情報として格納する第３の格納
   手段と、前記マイクロ命令が条件分岐したときその分岐
   方向が前回条件分岐したときの分岐方向と一致している
   かをチェックし一致していればその連続一致回数を計数
   し履歴情報として格納する第４の格納手段とを有するこ
   とを特徴とする履歴情報格納方式。