JPH02173825A - 分岐制御装置 - Google Patents
分岐制御装置Info
- Publication number
- JPH02173825A JPH02173825A JP63327899A JP32789988A JPH02173825A JP H02173825 A JPH02173825 A JP H02173825A JP 63327899 A JP63327899 A JP 63327899A JP 32789988 A JP32789988 A JP 32789988A JP H02173825 A JPH02173825 A JP H02173825A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- address data
- post
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
- G06F9/381—Loop buffering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3846—Speculative instruction execution using static prediction, e.g. branch taken strategy
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はコンピュータなどで用いられる分岐制御装置に
関する。
関する。
（従来の技術）
コンピュータなどの分岐命令を高速で実行する方法の１
つとして、ブランチ・ターゲット・バッファなどの技術
が知られている。
つとして、ブランチ・ターゲット・バッファなどの技術
が知られている。
これは、高速にアクセスすることができるバッファ争メ
モリに分岐先のアドレスと、命令とをストアしておいて
、２度目以降の分岐が同じアドレスである場合に、この
バッファ・メモリから分岐先の命令をフェッチすること
により分岐処理を高速化するというものである。
モリに分岐先のアドレスと、命令とをストアしておいて
、２度目以降の分岐が同じアドレスである場合に、この
バッファ・メモリから分岐先の命令をフェッチすること
により分岐処理を高速化するというものである。
またこの他にも、例えば米国特許３，５５１゜８９５号
（ＬＯＯＫ−ＡＨＥＡＤ ＢＲＡＮＣＨＤＥＴＥＣＴＩ
ＯＮ ＳＹＳＴＥＭ）などによって開示された方法も知
られている。
（ＬＯＯＫ−ＡＨＥＡＤ ＢＲＡＮＣＨＤＥＴＥＣＴＩ
ＯＮ ＳＹＳＴＥＭ）などによって開示された方法も知
られている。
この方法では、前もって分岐を登録する“Ａｄｖａｎｃ
ｅＢｒａｎｃｈ”命令を用いて分岐情報を分岐連想メモ
リに格納することにより分岐処理を高速化する。
ｅＢｒａｎｃｈ”命令を用いて分岐情報を分岐連想メモ
リに格納することにより分岐処理を高速化する。
（発明が解決しようとする課題）
しかしながら上述した従来の各方法においては次に述べ
るような問題があった。
るような問題があった。
まず、ブランチ・ターゲット・バッファを使用する方法
では、バッファ・メモリを制御するために複雑なハード
ウェアを必要とするため、装置が大がかりで高価なもの
になってしまうという問題があった。またこの方法では
、バッファ・メモリがエントリ・フルの状態になると、
バッファ・メモリ内の情報がハード的に書き換えられて
しまうので、将来必要になる可能性のある情報まで書き
換えられてしまうことがあった。
では、バッファ・メモリを制御するために複雑なハード
ウェアを必要とするため、装置が大がかりで高価なもの
になってしまうという問題があった。またこの方法では
、バッファ・メモリがエントリ・フルの状態になると、
バッファ・メモリ内の情報がハード的に書き換えられて
しまうので、将来必要になる可能性のある情報まで書き
換えられてしまうことがあった。
また、米国特許３，５５１，８９５号に開示された方法
は、単一の“Ａｄｖａｎｃｅ Ｂｒａｎｃｈ”命令を用
いているため、実行時に飛び先だけが変わる場合、分岐
前のアドレステーブルと、分岐後のアドレステーブルと
を両方を書き換えなければならず、その分だけ処理効率
が低下してしまうという問題があった。
は、単一の“Ａｄｖａｎｃｅ Ｂｒａｎｃｈ”命令を用
いているため、実行時に飛び先だけが変わる場合、分岐
前のアドレステーブルと、分岐後のアドレステーブルと
を両方を書き換えなければならず、その分だけ処理効率
が低下してしまうという問題があった。
本発明は上記の事情に鑑み、ハードウェアを簡素化する
ことができるとともに、将来使用される情報が消去され
ないようにすることができ、また分岐前のアドレステー
ブルと分岐後のアドレステーブルとを個々にセットする
ことができ、これによって実行時に飛び先が変わった場
合にも効率が低下しないようにすることができる分岐制
御装置を提供することを目的としている。
ことができるとともに、将来使用される情報が消去され
ないようにすることができ、また分岐前のアドレステー
ブルと分岐後のアドレステーブルとを個々にセットする
ことができ、これによって実行時に飛び先が変わった場
合にも効率が低下しないようにすることができる分岐制
御装置を提供することを目的としている。
（課題を解決するための手段）
上記の目的を達成するために本発明による分岐制御装置
は、第１の命令によって分岐前アドレスデータがセット
される分岐前アドレステーブルと、第２の命令によって
前記分岐前アドレスデータに対応した分岐後アドレスデ
ータがセットされる分岐後アドレステーブルと、プログ
ラムカウンタの値と前記分岐前アドレステーブルに格納
されている分岐前アドレスデータとが一致したとき一致
信号を発生するとともに、前記分岐後アドレステーブル
から対応する分岐後アドレスデータを出力させるアドレ
ス比較器と、このアドレス比較器から一致信号が出力さ
れていなときには前記プログラムカウンタの値をインク
リメントして次に処理される命令を指定し、また前記ア
ドレス比較器から一致信号が出力されたときには前記分
岐後アドレステーブルから出力される分岐後アドレスデ
ータを前記プログラムカウンタにセットして分岐先の命
令を指定するプログラムカウント部とを備えたことを特
徴としている。
は、第１の命令によって分岐前アドレスデータがセット
される分岐前アドレステーブルと、第２の命令によって
前記分岐前アドレスデータに対応した分岐後アドレスデ
ータがセットされる分岐後アドレステーブルと、プログ
ラムカウンタの値と前記分岐前アドレステーブルに格納
されている分岐前アドレスデータとが一致したとき一致
信号を発生するとともに、前記分岐後アドレステーブル
から対応する分岐後アドレスデータを出力させるアドレ
ス比較器と、このアドレス比較器から一致信号が出力さ
れていなときには前記プログラムカウンタの値をインク
リメントして次に処理される命令を指定し、また前記ア
ドレス比較器から一致信号が出力されたときには前記分
岐後アドレステーブルから出力される分岐後アドレスデ
ータを前記プログラムカウンタにセットして分岐先の命
令を指定するプログラムカウント部とを備えたことを特
徴としている。
（作用）
上記の構成において、分岐前アドレステーブルには分岐
前アドレスデータが、また分岐後アドレステーブルには
分岐後アドレスデータが予めセットされる。そして、プ
ログラムカウンタの値と、分岐前アドレステーブルに格
納されている分岐前アドレスデータの値とが一致したと
きアドレス比較器がこれを検知して分岐後アドレステー
ブルから対応する分岐後アドレスデータを出力させると
ともに、一致信号を発生してプログラムカウンタ部のプ
ログラムカウンタに前記分岐後アドレスをセットさせ分
岐処理を開始させる。
前アドレスデータが、また分岐後アドレステーブルには
分岐後アドレスデータが予めセットされる。そして、プ
ログラムカウンタの値と、分岐前アドレステーブルに格
納されている分岐前アドレスデータの値とが一致したと
きアドレス比較器がこれを検知して分岐後アドレステー
ブルから対応する分岐後アドレスデータを出力させると
ともに、一致信号を発生してプログラムカウンタ部のプ
ログラムカウンタに前記分岐後アドレスをセットさせ分
岐処理を開始させる。
（実施例）
第１図は本発明による分岐制御装置の一実施例を備えた
コンピュータシステムの一例を示すブロック図である。
コンピュータシステムの一例を示すブロック図である。
この図に示すコンピュータシステムは、メモリ１と、命
令バッファ２と、デコード／実行ユニット３と、プログ
ラムカウンタ部４と、分岐テーブル部５とを備えており
、メモリ１に格納されている命令を順次読み出して実行
するとともに、この命令が予め登録されている分岐命令
であるときには分岐テーブル部５がこれを検知して予め
セットされている分岐後アドレスをプログラムカウンタ
部４にセットして分岐処理を高速で実行させる。
令バッファ２と、デコード／実行ユニット３と、プログ
ラムカウンタ部４と、分岐テーブル部５とを備えており
、メモリ１に格納されている命令を順次読み出して実行
するとともに、この命令が予め登録されている分岐命令
であるときには分岐テーブル部５がこれを検知して予め
セットされている分岐後アドレスをプログラムカウンタ
部４にセットして分岐処理を高速で実行させる。
メモリ１は、各種の処理命令が格納されており、前記プ
ログラムカウンタ部４から出力されるアドレスデータに
よって指定された番地に格納されている命令を読み出し
てこれを命令バッファ２に供給する。
ログラムカウンタ部４から出力されるアドレスデータに
よって指定された番地に格納されている命令を読み出し
てこれを命令バッファ２に供給する。
命令バッファ２は前記メモリ１から出力される命令をフ
ェッチしてこれをデコード／実行ユニット３に供給する
。
ェッチしてこれをデコード／実行ユニット３に供給する
。
デコード／実行ユニット３は、前記命令バッファ２から
命令を取り込んでこれをデコードして処理を実行する。
命令を取り込んでこれをデコードして処理を実行する。
この場合、前記命令バッファ２から取り出した命令が分
岐前テーブルセット命令であるときには、この命令によ
って指定されている各データを読み出してこれらを分岐
前アドレスデータとして分岐テーブル部５に供給する。
岐前テーブルセット命令であるときには、この命令によ
って指定されている各データを読み出してこれらを分岐
前アドレスデータとして分岐テーブル部５に供給する。
また前記命令バッファ２から取り出した命令が分岐後テ
ーブルセット命令であるときには、この命令によって指
定されている各データを読み出してこれらを分岐後アド
レスデータとして分岐テーブル部５に供給する。また、
前記命令バッファ２から取り出した命令が前記分岐テー
ブル部５にセットされていない分岐命令であるとき、デ
コード／実行ユニット３はこの分岐命令を実行して分岐
信号を生成して回路各部を分岐処理状態にするとともに
、分岐後アドレスデータを生成してこれをプログラムカ
ウンタ部４に供給する。
ーブルセット命令であるときには、この命令によって指
定されている各データを読み出してこれらを分岐後アド
レスデータとして分岐テーブル部５に供給する。また、
前記命令バッファ２から取り出した命令が前記分岐テー
ブル部５にセットされていない分岐命令であるとき、デ
コード／実行ユニット３はこの分岐命令を実行して分岐
信号を生成して回路各部を分岐処理状態にするとともに
、分岐後アドレスデータを生成してこれをプログラムカ
ウンタ部４に供給する。
分岐テーブル部５は、前記デコード／実行ユニット３か
ら分岐前アドレスデータが出力されたときこれを格納す
る分岐前アドレステーブル９と、前記デコード／実行ユ
ニット３から分岐後アドレスデータが出力されたときこ
れを格納する分岐後アドレステーブル１０と、前記分岐
前アドレステーブル９に格納されている各分岐前アドレ
スデータと前記プログラム・カウンタ部４から出力され
るアドレスデータとを一括比較する比較器１１とを備え
ている。
ら分岐前アドレスデータが出力されたときこれを格納す
る分岐前アドレステーブル９と、前記デコード／実行ユ
ニット３から分岐後アドレスデータが出力されたときこ
れを格納する分岐後アドレステーブル１０と、前記分岐
前アドレステーブル９に格納されている各分岐前アドレ
スデータと前記プログラム・カウンタ部４から出力され
るアドレスデータとを一括比較する比較器１１とを備え
ている。
そして、プログラム・カウンタ部４から出力されるアド
レスデータと、各分岐前アドレスデータのいずれかとが
一致したとき比較器１１は一致信号を発生してこれを前
記プログラム・カウンタ部４に供給するとともに、一致
した分岐前アドレスデータのテーブルアドレスを出力し
て前記分岐御アドレステーブル１０からこのテーブルア
ドレスに対応する分岐後アドレスデータを出力させ、こ
れをプログラムカウンタ部４に供給する。
レスデータと、各分岐前アドレスデータのいずれかとが
一致したとき比較器１１は一致信号を発生してこれを前
記プログラム・カウンタ部４に供給するとともに、一致
した分岐前アドレスデータのテーブルアドレスを出力し
て前記分岐御アドレステーブル１０からこのテーブルア
ドレスに対応する分岐後アドレスデータを出力させ、こ
れをプログラムカウンタ部４に供給する。
プログラムカウンタ部４は、入力されたアドレスデータ
の次のアドレスデータを発生するインクリメンタ６と、
分岐テーブル部５から一致信号が供給されていないとき
には前記インクリメンタ６から出力されるアドレスデー
タを選択し、また前記分岐テーブル部５から一致信号が
供給されたときにはこの分岐テーブル部５から出力され
るアドレスデータ（分岐後アドレスデータ）を選択する
セレクタ７と、前記デコード／実行ユニット３がら分岐
信号が出力されたときにはこのデコード／実行ユニット
３から出力される分岐後アドレスデータを取り込み、ま
た前記デコード／実行ユニット３から分岐信号が出力さ
れないときには前記セレクタ７によって選択されている
アドレスデータを取り込んで前記メモリ１に供給するプ
ログラムカウンタ８とを備えている。
の次のアドレスデータを発生するインクリメンタ６と、
分岐テーブル部５から一致信号が供給されていないとき
には前記インクリメンタ６から出力されるアドレスデー
タを選択し、また前記分岐テーブル部５から一致信号が
供給されたときにはこの分岐テーブル部５から出力され
るアドレスデータ（分岐後アドレスデータ）を選択する
セレクタ７と、前記デコード／実行ユニット３がら分岐
信号が出力されたときにはこのデコード／実行ユニット
３から出力される分岐後アドレスデータを取り込み、ま
た前記デコード／実行ユニット３から分岐信号が出力さ
れないときには前記セレクタ７によって選択されている
アドレスデータを取り込んで前記メモリ１に供給するプ
ログラムカウンタ８とを備えている。
そして、前記デコード／実行ユニット３がら分岐信号が
出力されておらず、かつ前記分岐テーブル部５から一致
信号が出力されていないときには、所定のタイミングで
アドレスデータの値をインクリメントして前記メモリ１
に格納されている命令を順次出力させる。また、前記デ
コード／実行ユニット３から分岐信号が出力されたとき
にはこのデコード／実行ユニット３から出力される分岐
後アドレスデータを取り込んで前記メモリ１に格納され
ている分岐後の命令を出力させる。また、前記分岐テー
ブル部５から一致信号が出力されたときには、このとき
この分岐テーブル部５から出力される分岐後アドレスデ
ータを取り込んで前記メモリ１に格納されている分岐先
の命令を出力させる。
出力されておらず、かつ前記分岐テーブル部５から一致
信号が出力されていないときには、所定のタイミングで
アドレスデータの値をインクリメントして前記メモリ１
に格納されている命令を順次出力させる。また、前記デ
コード／実行ユニット３から分岐信号が出力されたとき
にはこのデコード／実行ユニット３から出力される分岐
後アドレスデータを取り込んで前記メモリ１に格納され
ている分岐後の命令を出力させる。また、前記分岐テー
ブル部５から一致信号が出力されたときには、このとき
この分岐テーブル部５から出力される分岐後アドレスデ
ータを取り込んで前記メモリ１に格納されている分岐先
の命令を出力させる。
次に、第２図ないし第４図を参照しながらこの実施例の
動作を説明する。
動作を説明する。
まず、実際の処理動作に先立ち、前記分岐前アドレステ
ーブル９と、分岐後アドレステーブル１０とには、次に
述べるようなアドレスデータがセットされる。
ーブル９と、分岐後アドレステーブル１０とには、次に
述べるようなアドレスデータがセットされる。
例えば、第２図に示す如くＣ言語で書かれた命令が多数
回実行される分岐命令である場合、これを実行するため
の命令列として通常であれば、第３図に示すような命令
列が生成されるが、本発明においてはコンパイラまたは
プログラマなどによって第４図に示すような命令列が生
成される。
回実行される分岐命令である場合、これを実行するため
の命令列として通常であれば、第３図に示すような命令
列が生成されるが、本発明においてはコンパイラまたは
プログラマなどによって第４図に示すような命令列が生
成される。
そして、この命令列を見れば明らかなように、この命令
列では、分岐処理の記述に先立ち、 ｓｅｔ ｂｒａ
ｎｅｈｉｎｇ ａｄｄｒｅｓｓ １ｏｏｐ ｅｎｄ’
ｓｅｔ ｂｒａｎｃｈｔａｒｇｅｔ ａｄｄｒｅｓ
ｓ １ｏｏｐ ｔｏｐ’という分岐を示す内容を記述し
ているので、これらの記述に基づいて分岐前テーブルセ
ット命令と、分岐後テーブルセット命令を生成してこれ
らをデコード／実行ユニット３に予め実行させる。
列では、分岐処理の記述に先立ち、 ｓｅｔ ｂｒａ
ｎｅｈｉｎｇ ａｄｄｒｅｓｓ １ｏｏｐ ｅｎｄ’
ｓｅｔ ｂｒａｎｃｈｔａｒｇｅｔ ａｄｄｒｅｓ
ｓ １ｏｏｐ ｔｏｐ’という分岐を示す内容を記述し
ているので、これらの記述に基づいて分岐前テーブルセ
ット命令と、分岐後テーブルセット命令を生成してこれ
らをデコード／実行ユニット３に予め実行させる。
これによって、デコード／実行ユニット３はこれら分岐
前テーブルセット命令、分岐後テーブルセット命令によ
って指定されている各データ（’１ｏｏｐ ｅｎｄ’の
実行番地データ、”１ｏｏｐ ｔｏｐ”の実行番地デー
タ）を読み出してこれらに対応したアドレスデータを生
成しこれらを分岐前アドレスデータ、分岐後アドレスデ
ータとして分岐前アドレステーブル９と、分岐後アドレ
ステーブル１゜に各々セットする。
前テーブルセット命令、分岐後テーブルセット命令によ
って指定されている各データ（’１ｏｏｐ ｅｎｄ’の
実行番地データ、”１ｏｏｐ ｔｏｐ”の実行番地デー
タ）を読み出してこれらに対応したアドレスデータを生
成しこれらを分岐前アドレスデータ、分岐後アドレスデ
ータとして分岐前アドレステーブル９と、分岐後アドレ
ステーブル１゜に各々セットする。
そして、実際の処理が開始されれば、所定のタイミング
でプログラム・カウンタ部４から出力されるアドレスデ
ータの値がインクリメントされて、メモリ１から命令が
順次読み出され、これが命令バッファ２によってフェッ
チされた後、デコード／実行ユニット３で実行される。
でプログラム・カウンタ部４から出力されるアドレスデ
ータの値がインクリメントされて、メモリ１から命令が
順次読み出され、これが命令バッファ２によってフェッ
チされた後、デコード／実行ユニット３で実行される。
このとき、命令バッファ２がら取り出された命令が分岐
テーブル部５にセットされていない分岐命令であるとき
には、デコード／実行ユニット３はこれを実行したとき
分岐信号と、分岐後アドレスデータとを生成し、プログ
ラムカウンタ部４のプログラムカウンタ８にこの分岐後
アドレスデータをセットする。これによって、メモリ１
がら分岐先の命令の読出しが開始され、分岐処理の実行
が始まる。
テーブル部５にセットされていない分岐命令であるとき
には、デコード／実行ユニット３はこれを実行したとき
分岐信号と、分岐後アドレスデータとを生成し、プログ
ラムカウンタ部４のプログラムカウンタ８にこの分岐後
アドレスデータをセットする。これによって、メモリ１
がら分岐先の命令の読出しが開始され、分岐処理の実行
が始まる。
また、命令バッファ２から取り出された命令が分岐テー
ブル部５にセットされている分岐命令であれば、このと
きプログラム・カウンタ部４がら出力されるアドレスデ
ータの値と、分岐前アドレステーブル９にセットされて
いる分岐前アドレスデータの値とを比較している比較器
１１がこれを検知してプログラム・カウンタ部４から出
力されるアドレスデータの値と一致した分岐前アドレス
データに対応するテーブルアドレスデータを出力して分
岐後アドレステーブル１ｏがら分岐後アドレスデータを
出力させるとともに、一致信号を出力してプログラム・
カウンタ部４のセレクタ７にこの分岐後アドレスデータ
を選択させる。
ブル部５にセットされている分岐命令であれば、このと
きプログラム・カウンタ部４がら出力されるアドレスデ
ータの値と、分岐前アドレステーブル９にセットされて
いる分岐前アドレスデータの値とを比較している比較器
１１がこれを検知してプログラム・カウンタ部４から出
力されるアドレスデータの値と一致した分岐前アドレス
データに対応するテーブルアドレスデータを出力して分
岐後アドレステーブル１ｏがら分岐後アドレスデータを
出力させるとともに、一致信号を出力してプログラム・
カウンタ部４のセレクタ７にこの分岐後アドレスデータ
を選択させる。
これによって、プログラムカウンタ８に分岐後アドレス
データがセットされ、メモリ１がら分岐先の命令の読出
しが開始される。
データがセットされ、メモリ１がら分岐先の命令の読出
しが開始される。
このようにこの実施例においては、分岐前アドレスデー
タと、分岐後アドレスデータとを分岐前アドレステーブ
ル９、分岐後アドレステーブル１０に予めセットするよ
うにしたので、分岐処理を高速化させることができる。
タと、分岐後アドレスデータとを分岐前アドレステーブ
ル９、分岐後アドレステーブル１０に予めセットするよ
うにしたので、分岐処理を高速化させることができる。
また分岐前テーブルセット命令や分岐後テーブルセット
命令によって分岐前アドレステーブル９や分岐後アドレ
ステーブル１０をセットするようにしているので、将来
使用される情報が不用意に消去されないようにすること
ができる。
命令によって分岐前アドレステーブル９や分岐後アドレ
ステーブル１０をセットするようにしているので、将来
使用される情報が不用意に消去されないようにすること
ができる。
また、回路が簡単であるので、ハードウェア部分をかな
り簡素化することができる。
り簡素化することができる。
またこの実施例においては、分岐前アドレステーブルつ
と分岐後アドレステーブル１０とを個々にセットするこ
とができるので、ダイナミック・リンクのように実行時
に飛び先が変化する場合には、変化するたびに分岐後ア
ドレステーブル１０だけを書き換えるだけで良い。した
がって、このような場合にも処理効率が低下しないよう
にすることができる。
と分岐後アドレステーブル１０とを個々にセットするこ
とができるので、ダイナミック・リンクのように実行時
に飛び先が変化する場合には、変化するたびに分岐後ア
ドレステーブル１０だけを書き換えるだけで良い。した
がって、このような場合にも処理効率が低下しないよう
にすることができる。
第５図は本発明による分岐制御装置の他の実施例を備え
たコンピュータシステムの一例を示すブロック図である
。なおこの図において、第１図の各部と同じ部分には同
じ符号が付しである。
たコンピュータシステムの一例を示すブロック図である
。なおこの図において、第１図の各部と同じ部分には同
じ符号が付しである。
この図に示すコンピュータシステムが第１図に示すもの
と異なる点は、コンディション・テーブル部２０を設け
て、条件分岐の処理を行なえるようにしたことである。
と異なる点は、コンディション・テーブル部２０を設け
て、条件分岐の処理を行なえるようにしたことである。
この場合、コンディション・テーブル部２０は、コンデ
ィションコードが予め書き込まれるコンディションコー
ドテーブル２１と、このコンディションコードテーブル
２１から出力されるコンディションコードとデコード／
実行ユニット３から出力されるコンディションコードと
が一致したときこれを検知して一致信号を発生する比較
器２２と、この比較器２２から一致信号が８カされ、か
つ分岐テーブル部５の比較器１１から一致信号が出力さ
れたとき一致信号を発生してプログラムカウンタ部４の
セレクタ７に供給するアンドゲート２３とを備えている
。
ィションコードが予め書き込まれるコンディションコー
ドテーブル２１と、このコンディションコードテーブル
２１から出力されるコンディションコードとデコード／
実行ユニット３から出力されるコンディションコードと
が一致したときこれを検知して一致信号を発生する比較
器２２と、この比較器２２から一致信号が８カされ、か
つ分岐テーブル部５の比較器１１から一致信号が出力さ
れたとき一致信号を発生してプログラムカウンタ部４の
セレクタ７に供給するアンドゲート２３とを備えている
。
そして、デコード／実行ユニット３は上述した実施例と
同様に実際の処理に先立ちコンディションテーブルセッ
ト命令を実行してこのコンディションテーブルセット命
令によって指定されたコンディションコードを読み出し
てこれをコンディションテーブル２１にセットする。
同様に実際の処理に先立ちコンディションテーブルセッ
ト命令を実行してこのコンディションテーブルセット命
令によって指定されたコンディションコードを読み出し
てこれをコンディションテーブル２１にセットする。
この後、実際の処理が開始され、分岐テーブル部５の比
較器１１からテーブルアドレスデータが出力されたとき
コンディションコードテーブル２１からこのテーブルア
ドレスデータに対応するコンディションコードを出力さ
せ、これがデコード／実行ユニット３から出力されるコ
ンディションコードと一致したとき比較器２２がこれを
検知して一致信号を出力してアンドゲート２３を開状態
にして前記分岐テーブル部５の比較器１１から出力され
る一致信号を通過させプログラムカウンタ部４のセレク
タ７に分岐後アドレステーブル１０から出力される分岐
後アドレスデータを選択させる。
較器１１からテーブルアドレスデータが出力されたとき
コンディションコードテーブル２１からこのテーブルア
ドレスデータに対応するコンディションコードを出力さ
せ、これがデコード／実行ユニット３から出力されるコ
ンディションコードと一致したとき比較器２２がこれを
検知して一致信号を出力してアンドゲート２３を開状態
にして前記分岐テーブル部５の比較器１１から出力され
る一致信号を通過させプログラムカウンタ部４のセレク
タ７に分岐後アドレステーブル１０から出力される分岐
後アドレスデータを選択させる。
このようにこの実施例においては、コンディションコー
ドの一致を分岐条件にしているので、条件分岐を高速で
処理することができる。
ドの一致を分岐条件にしているので、条件分岐を高速で
処理することができる。
またこの場合、各比較器１１．２２、アンドゲート２３
を分離しているが、これらを１つにまとめて、ＩＣ化す
るようにしても良い。
を分離しているが、これらを１つにまとめて、ＩＣ化す
るようにしても良い。
また上述した各実施例においては、分岐前テーブルセッ
ト命令や、分岐後テーブルセット命令、コンディション
テーブルセット命令を使用して分岐前テーブル９や、分
岐後テーブル１０、コンディションコードテーブル２１
をセットするようにしているが、これらの各命令の他に
１つのセット命令を設け、このセット命令によって分岐
前テブル９や、分岐後テーブル１０、コンディションテ
ーブル２１を２つ以上同時にセットするようにしても良
い。
ト命令や、分岐後テーブルセット命令、コンディション
テーブルセット命令を使用して分岐前テーブル９や、分
岐後テーブル１０、コンディションコードテーブル２１
をセットするようにしているが、これらの各命令の他に
１つのセット命令を設け、このセット命令によって分岐
前テブル９や、分岐後テーブル１０、コンディションテ
ーブル２１を２つ以上同時にセットするようにしても良
い。
以上説明したように本発明によれば、ハードウェアを簡
素化することができるとともに、将来使用される情報が
消去されないようにすることができ、また分岐前のアド
レステーブルと分岐後のアドレステーブルとを個々にセ
ットすることができ、これによって実行時に飛び先が変
わった場合にも効率が低下しないようにすることができ
る。
素化することができるとともに、将来使用される情報が
消去されないようにすることができ、また分岐前のアド
レステーブルと分岐後のアドレステーブルとを個々にセ
ットすることができ、これによって実行時に飛び先が変
わった場合にも効率が低下しないようにすることができ
る。
第１図は本発明による分岐制御装置の一実施例を備えた
コンピュータシステムの一例を示すブロック図、第２図
は同実施例を説明するためのプログラム例を示す模式図
、第３図は同実施例を説明するためのプログラム例を示
す模式図、第４図は同実施例を説明するためのプログラ
ム例を示す模式図、第５図は本発明による分岐制御装置
の他の実施例を備えたコンピュータシステムの一例を示
すブロック図である。 ４・・・プログラムカウント部 ８・・・プログラムカウンタ ９・・・分岐前アドレステーブル １０・・・分岐後アドレステーブル １１・・・アドレス比較器（比較器）
コンピュータシステムの一例を示すブロック図、第２図
は同実施例を説明するためのプログラム例を示す模式図
、第３図は同実施例を説明するためのプログラム例を示
す模式図、第４図は同実施例を説明するためのプログラ
ム例を示す模式図、第５図は本発明による分岐制御装置
の他の実施例を備えたコンピュータシステムの一例を示
すブロック図である。 ４・・・プログラムカウント部 ８・・・プログラムカウンタ ９・・・分岐前アドレステーブル １０・・・分岐後アドレステーブル １１・・・アドレス比較器（比較器）
Claims (3)
- （１）第１の命令によって分岐前アドレスデータがセッ
トされる分岐前アドレステーブルと、第２の命令によっ
て前記分岐前アドレスデータに対応した分岐後アドレス
データがセットされる分岐後アドレステーブルと、 プログラムカウンタの値と前記分岐前アドレステーブル
に格納されている分岐前アドレスデータとが一致したと
き一致信号を発生するとともに、前記分岐後アドレステ
ーブルから対応する分岐後アドレスデータを出力させる
アドレス比較器と、このアドレス比較器から一致信号が
出力されていないときには前記プログラムカウンタの値
をインクリメントして次に処理される命令を指定し、ま
た前記アドレス比較器から一致信号が出力されたときに
は前記分岐後アドレステーブルから出力される分岐後ア
ドレスデータを前記プログラムカウンタにセットして分
岐先の命令を指定するプログラムカウント部と、 を備えたことを特徴とする分岐制御装置。 - （２）第３の命令によってコンディションコードがセッ
トされるコンディションコードテーブルと、前記プログ
ラムカウンタの値に対応して前記コンディションコード
テーブルから出力されるコンディションコードとデコー
ド／実行ユニットから出力されるコンディションコード
とが一致していないときには前記アドレス比較器から出
力される一致信号を無効にし、一致しているときには前
記アドレス比較器から出力される一致信号を有効にする
コンディション比較器と、 を備えた請求項１記載の分岐制御装置。 - （３）前記分岐前テーブル、分岐後テーブルのいずれか
とコンディションテーブルとの組合せは、１つの命令に
よってセットされる請求項１記載の分岐制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63327899A JPH02173825A (ja) | 1988-12-27 | 1988-12-27 | 分岐制御装置 |
| KR1019890019731A KR0128511B1 (ko) | 1988-12-27 | 1989-12-27 | 분기제어장치 및 그 제어방법 |
| EP19890123968 EP0376255A3 (en) | 1988-12-27 | 1989-12-27 | Method and apparatus for controlling branching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63327899A JPH02173825A (ja) | 1988-12-27 | 1988-12-27 | 分岐制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02173825A true JPH02173825A (ja) | 1990-07-05 |
Family
ID=18204238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63327899A Pending JPH02173825A (ja) | 1988-12-27 | 1988-12-27 | 分岐制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0376255A3 (ja) |
| JP (1) | JPH02173825A (ja) |
| KR (1) | KR0128511B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6851043B1 (en) | 1998-12-17 | 2005-02-01 | Fujitsu Limited | Branch instruction execution control apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748140A (en) * | 1980-09-04 | 1982-03-19 | Ricoh Co Ltd | Optional address branching system of computer |
| IT1134780B (it) * | 1980-12-18 | 1986-08-13 | Honeywell Inf Systems | Unita' di controllo microprogrammata con rete di salti multipli |
| JPS6081647A (ja) * | 1983-10-12 | 1985-05-09 | Canon Inc | プログラム制御方式 |
-
1988
- 1988-12-27 JP JP63327899A patent/JPH02173825A/ja active Pending
-
1989
- 1989-12-27 KR KR1019890019731A patent/KR0128511B1/ko not_active IP Right Cessation
- 1989-12-27 EP EP19890123968 patent/EP0376255A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6851043B1 (en) | 1998-12-17 | 2005-02-01 | Fujitsu Limited | Branch instruction execution control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0376255A2 (en) | 1990-07-04 |
| EP0376255A3 (en) | 1992-07-08 |
| KR0128511B1 (ko) | 1998-04-15 |
| KR900010600A (ko) | 1990-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476525A (en) | Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously | |
| US4954943A (en) | Data processing system | |
| US5446849A (en) | Electronic computer which executes squash branching | |
| EP0227117A2 (en) | Program skip operation control system | |
| US5125097A (en) | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path | |
| US5522084A (en) | Method and system for invalidating instructions utilizing validity and write delay flags in parallel processing apparatus | |
| JP2685245B2 (ja) | プログラマブルコントローラ | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPH02173825A (ja) | 分岐制御装置 | |
| US7222219B2 (en) | Memory control method and memory control apparatus for pipeline processing | |
| US5187782A (en) | Data processing system | |
| EP0573071A2 (en) | A microprocessor | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JPH0793151A (ja) | 命令供給装置 | |
| JP3493110B2 (ja) | 高速分岐処理装置 | |
| JP2781779B2 (ja) | 分岐制御回路 | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPH04205625A (ja) | 並列処理計算機 | |
| JPS61213928A (ja) | プログラム変更方式 | |
| JPH0827717B2 (ja) | ミスアライメント処理方式 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH064345A (ja) | 履歴情報格納方式 | |
| JPH02100137A (ja) | 命令実行制御方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ |