JPH0793151A - 命令供給装置 - Google Patents

Abstract

(57)【要約】 【目的】 可能な限りノーオペレーション命令の挿入を
避けてプログラム実行時間を短縮し、更にノーオペレー
ション命令の数はパイプライン構造に依存しないで一定
となるようにする。 【構成】 通常の命令は従来どおりシーケンシャルに実
行するが、無条件分岐命令があるときは順序制御部３０
において命令実行順序を入れ換え、分岐先命令アドレス
の確定と分岐先命令の呼出しまでの時間待ち合わせを発
生させない。また、条件分岐命令の実行で分岐が発生し
ない場合には分岐先命令アドレスの確定、分岐条件の確
定及び分岐先命令の呼出しまでの時間待ち合わせを行わ
ず、シーケンシャルに実行される後続命令を先行読み出
しする。条件分岐命令で分岐が発生する場合には、ｎｏ
ｐ命令挿入部２１が一定の数のノーオペレーション命令
を自動的に挿入する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、分岐命令を含む命令セ
ットを実行するためのパイプライン方式を採用したプロ
セッサにおいて、各命令を効率よく処理する命令供給装
置に関する。

【０００２】

【従来の技術】コンピュータで実行される一連の演算処
理の演算速度の向上のために、パイプライン処理が採用
されているものがある。図２に、従来のパイプラインプ
ロセッサのブロック図を示す。このプロセッサは、命令
メモリ１から読み出した命令をパイプライン処理して実
行するプロセッサである。ここには、命令メモリ１、命
令レジスタ２、命令デコーダ３、レジスタファイル４、
命令実行部５、データメモリ６、クロック発生器７、命
令アドレスレジスタ８、加算器９、命令アドレスカウン
タ１０及び命令アドレスセレクタ１１が設けられてい
る。

【０００３】命令メモリ１はプログラムを格納するメモ
リで、このプログラムは一連の命令を組み合わせた命令
セットにより構成される。命令レジスタ２は、命令メモ
リ１から読み出された命令コードを一時的に保持するレ
ジスタで、具体的には１クロック分の時間だけ命令コー
ドを保持し出力する構成のものである。

【０００４】命令デコーダ３は入力した命令コードのう
ち、演算処理の内容を示すオペコードを受け入れ、これ
を解読して命令実行部５にその命令内容に応じた制御信
号を出力する部分である。レジスタファイル４は、命令
の処理対象や処理結果を一時的に保持するためのレジス
タの集合で、オペランドアドレスによって該当するレジ
スタが指定され、その内容が命令実行部５に向けて出力
される。また、命令実行部５の出力するオペランドデー
タを受け入れ、所定のレジスタに格納する構成となって
いる。命令実行部５は命令内容に応じた演算処理を行う
部分である。

【０００５】データメモリ６は、プログラムの処理対象
となるデータを格納するメモリで、命令実行部５から出
力されるメモリアドレスによって該当するメモリデータ
を出力する。また、命令実行部５の出力するメモリアド
レスに従って、そのデータを格納するように使用され
る。クロック発生器７は、装置各部の動作タイミングを
制御するクロック信号を生成する部分で、このクロック
信号は命令レジスタ２、命令デコーダ３及び命令アドレ
スレジスタ８等に供給される。

【０００６】命令アドレスレジスタ８は、命令メモリ１
から読み出されフェッチされるべき命令のアドレスを一
時的に保持しておくレジスタである。加算器９は、分岐
命令を実行する場合に、これまでの命令アドレスと分岐
オフセットを受け入れて両者を加算し、分岐先命令アド
レスを得るための演算器である。命令アドレスカウンタ
１０は、命令アドレスレジスタ８の出力する命令アドレ
スを受け入れてインクリメントし、シーケンシャル命令
アドレスを出力する部分である。命令アドレスセレクタ
１１は、命令実行部５の出力する分岐条件成否の結果に
従って、分岐が成立しない場合には、命令アドレスカウ
ンタ１０から出力されるシーケンシャル命令アドレスを
次の命令アドレスとして命令アドレスレジスタ８に出力
し、分岐が発生した場合には加算器９の出力する分岐先
命令アドレスを受け入れて、これを次の命令アドレスと
して命令アドレスレジスタ８に向け出力する動作をする
回路である。

【０００７】図３に、上記のようなプロセッサで使用す
る命令コードのフォーマット説明図を示す。図に示すオ
ペコード１５Ａは、命令の種類と演算等の処理指定を行
うフィールドである。また、第１ソースオペランド１５
Ｂは、オペコードで指定される演算等の処理の対象とな
る第１ソースオペランドデータを格納するレジスタファ
イルのレジスタアドレスを指定するフィールドである。
また、第２ソースオペランドは、オペコードで指定され
る演算等の処理の対象となる第２ソースオペランドデー
タを格納するレジスタファイルのレジスタアドレスを指
定するためのフィールドである。デスティネーションオ
ペランド１５Ｄは、オペコードで指定される演算等の処
理結果となるデスティネーションオペランドデータを格
納するレジスタファイルのレジスタアドレスを指定する
ためのフィールドである。

【０００８】図４は、上記のようなプロセッサの基本動
作シーケンスタイミングチャートを示す。この図に示す
ように、上記のプロセッサでは各命令を読み出すと、命
令フェッチフェイズＦと、命令デコードフェイズＤと、
命令実行フェイズＥとを順に実行する。命令フェッチフ
ェイズＦでは、命令フェッチ及びその命令が分岐命令で
ない場合の命令アドレスの計算を行う。また、命令デコ
ードフェイズＤでは、命令デコードソースオペランドの
フェッチ、分岐命令の場合の分岐命令アドレスの計算及
び条件分岐命令かどうかの分岐判定を行う。命令実行フ
ェイズＥでは、命令の実行と実行結果の格納を行う。

【０００９】図５に、分岐命令を含むプログラム例説明
図を示す。上記のようなプロセッサはこの図に示すよう
なプログラムを実行する。このプログラムは、データメ
モリに格納されている２つのデータを読み出し、これら
を比較して両者が一致した場合の数を数えるプログラム
である。なお、ここにはそのプログラムの一部の命令セ
ットのみを図示した。

【００１０】まず、このプログラムの最初のステップＰ
１では、レジスタｒ０の内容をメモリアドレスとしてデ
ータメモリよりレジスタｒ１にデータを読み取る。次の
ステップＰ２では、レジスタｒ２の内容をメモリアドレ
スとしてデータメモリよりレジスタｒ３にデータを読み
取る。次に、レジスタｒ０及びレジスタｒ２に格納して
いたメモリアドレスをそれぞれ更新する。これはステッ
プＰ３、Ｐ４において行われる。次のステップＰ５で
は、ステップＰ１、Ｐ２で読み出したレジスタｒ１の内
容とレジスタｒ３の内容を比較する。

【００１１】そして、ステップＰ６では、条件分岐命令
が実行され、両者が一致しない場合にはステップＰ９へ
分岐する処理が行われる。ステップＰ７はノーオペレー
ション命令で、１クロック分だけ処理を遅延するための
部分である。また、ステップＰ６の条件分岐命令で、ｒ
１とｒ３の内容が等しい場合には、ステップＰ８に進
み、レジスタｒ４の値をインクリメントする。このレジ
スタｒ４の値はｒ１とｒ３の内容が一致した回数のトー
タルを示す。上記のような一連の処理を実行すると、そ
の後ステップＰ１に戻り、同様の処理を繰り返す。

【００１２】上記図中に示したｎｏｐという命令は、既
に説明したように何も処理を行わない命令で、単にパイ
プライン処理を１段進めるための命令である。この命令
は、ステップＰ６の条件分岐命令とステップＰ９の無条
件分岐命令の直後に置かれる。これによって、条件分岐
命令の場合には、分岐先命令アドレス及び分岐条件の確
定する時刻までの１クロック時間待ち合わせを行い、分
岐する場合には分岐先命令をフェッチし、分岐しない場
合には後続する逐次命令のフェッチを行う。一方、無条
件分岐命令の場合には、分岐先命令アドレスが確定する
までの１クロック時間待ち合わせを行い、分岐先命令の
フェッチを行う。

【００１３】図６に、条件分岐で分岐が発生しない場合
の実行タイミングチャートを示す。また、図７に、条件
分岐で分岐が発生する場合の実行タイミングチャートを
示す。Ｆ、Ｄ、Ｅは、図４で説明した各フェイズに該当
する。図２を用いて説明した従来のパイプラインプロセ
ッサは、図５を用いて説明したようなプログラムを実行
する場合に、条件分岐処理の結果、分岐が発生した場合
と発生しない場合とで図６と図７に示すような処理タイ
ミングの相違が生じる。即ち、図６においては、ステッ
プＳ１からステップＳ５まではシーケンシャル命令が実
行され、ステップＳ６において条件分岐命令が実行され
る。

【００１４】ここで、分岐が発生しない場合には、ステ
ップＳ７においてノーオペレーション命令が挿入され、
ステップＳ８の処理後、ステップＳ９において無条件分
岐命令が実行される。そして、ステップＳ１０において
ノーオペレーション命令が挿入されている間、分岐先命
令アドレスの確定を行い、ステップＳ１０の次のステッ
プで再びステップＳ１に戻る。

【００１５】一方、図７に示すような条件分岐で分岐が
成立する場合には、ステップＳ６において、条件分岐命
令を実行すると、ステップＳ７で待ち合わせを行い、ス
テップＳ９の無条件分岐命令に飛ぶ。その後は、図６の
場合と同様にして、ステップＳ１の処理に戻る。上記の
ようにして、従来のパイプラインプロセッサは分岐命令
を含む命令セットを実行していた。

【００１６】

【発明が解決しようとする課題】ところで、上記のよう
な従来のパイプラインプロセッサには次のような解決す
べき課題があった。即ち、上記のプログラムの中に挿入
されるノーオペレーション命令は、待ち合わせ時間調整
のための命令であって、実際の処理機能としては無意味
な命令である。ところが、プログラム中にノーオペレー
ション命令が挿入されれば、その分だけ処理のオーバー
ヘッドが発生する。

【００１７】また、パイプラインの構造が変われば、待
ち合わせるべき時間は変わる。従って、パイプラインの
構造に応じて挿入すべきノーオペレーション命令の数は
増減する。しかも、挿入されるノーオペレーション命令
の分だけプログラムサイズが大きくなり、性能が低下す
るとともに、プロセッサの命令セット自身は同一であっ
てもパイプライン構造が変われば、挿入すべきノーオペ
レーション命令の数が増減して、プログラムのオブジェ
クトコードの互換性が保てなくなるといった問題があっ
た。

【００１８】本発明は以上の点に着目してなされたもの
で、可能な限りノーオペレーション命令の挿入を避けて
プログラム実行時間を短縮し、更にノーオペレーション
命令の数はパイプライン構造に依存しないで一定となる
ようにした命令供給装置を提供することを目的とするも
のである。

【００１９】

【課題を解決するための手段】本発明の命令供給装置
は、分岐命令を含む命令セットを実行するパイプライン
プロセッサに設けられ、順に入力する命令をフェッチし
てその出力順を制御する順序制御部と、順に入力する命
令が無条件分岐命令か条件分岐命令かそれ以外の命令か
を判定する命令判定部と、前記順序制御部に対しノーオ
ペレーション命令を挿入するノーオペレーション命令挿
入部とを備え、前記順序制御部は、前記命令判定部とノ
ーオペレーション命令挿入部の出力を受け入れて、次に
実行すべき命令とその命令の次に実行すべき命令を先行
してフェッチし、次に実行すべき命令が分岐命令でな
く、かつ、次の次に実行すべき命令が、無条件分岐命令
である場合には、次に実行すべき命令と次の次に実行す
べき命令を入れ換えて、命令実行部に供給し、次に実行
すべき命令とその命令の直後にある命令を先行してフェ
ッチし、次に実行すべき命令が、条件分岐命令であり、
かつ分岐条件が成立する場合には、条件分岐命令と分岐
先命令との間に、１個以上のノーオペレーション命令を
挿入して、命令実行部に供給し、次に実行すべき命令
が、条件分岐命令であり、かつ分岐条件が成立しない場
合には、条件分岐命令と条件分岐命令の直後にある命令
を、ノーオペレーション命令を挿入せずに連続して、命
令実行部に供給することを特徴とするものである。

【００２０】

【作用】この装置では、通常の命令は従来どおりシーケ
ンシャルに実行するが、無条件分岐命令があるときは命
令実行順序を入れ換え、分岐先命令アドレスの確定と分
岐先命令の呼出しまでの時間待ち合わせを発生させな
い。また、条件分岐命令の実行で分岐が発生しない場合
には分岐先命令アドレスの確定、分岐条件の確定及び分
岐先命令の呼出しまでの時間待ち合わせを行わず、シー
ケンシャルに実行される後続命令を先行読み出しする。
更に、条件分岐命令で分岐が発生する場合には、分岐命
令アドレスの確定及び分岐状態の確定及び分岐先命令の
呼出しまでの時間待ち合わせを行うために、一定の数の
ノーオペレーション命令を自動的に挿入する。従って、
パイプライン構造に依存せず、ノーオペレーション命令
の数は一定となる。また、ノーオペレーション命令の挿
入を極力少なくし、プログラムサイズの縮小が図れる。

【００２１】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の命令供給装置実施例を示すブ
ロック図である。この装置は、図２を用いて説明した従
来のパイプラインプロセッサの命令メモリ１と命令レジ
スタ２の間に挿入される。

【００２２】図８に、図１に示す命令供給部を備えたパ
イプラインプロセッサのブロック図を示す。図に示すよ
うに、命令供給部２０は命令メモリ１と命令レジスタ２
の間に挿入され、ここにはクロック発生器７からクロッ
ク信号が入力し、命令実行部５から分岐条件成否の結果
が入力するよう結線されている。

【００２３】再び図１に戻って、この図に示す命令供給
部２０の構成を説明する。この命令供給部２０には、ノ
ーオペレーション（ｎｏｐ）命令挿入部２１と、順序制
御部３０と命令判定部４０が設けられている。順序制御
部３０には、第１命令セレクタ３１と、命令遅延レジス
タ３２と、第２命令セレクタ３３が設けられている。ま
た、命令判定部４０には、条件分岐レジスタ４１と、条
件分岐比較回路４２と、無条件分岐レジスタ４３と、無
条件分岐比較回路４４と、第１遅延レジスタ４５と、第
２遅延レジスタ４６と、アンドゲート４７、４８、４９
が設けられている。

【００２４】上記第１命令セレクタ３１は、命令メモリ
１から読み出された命令コードと、ノーオペレーション
命令挿入部２１から受け入れたノーオペレーションコー
ドと、命令遅延レジスタ３２から出力される遅延命令コ
ードとを受け入れて、これらのうちの１つを選択して命
令遅延レジスタ３２に向け出力する部分である。命令遅
延レジスタ３２は、第１命令セレクタ３１から出力され
た命令コードを１クロック分保持して第２命令セレクタ
３３に向け出力する部分である。第２命令セレクタ３３
は、ノーオペレーション命令挿入部２１から入力するノ
ーオペレーション命令コードと、命令遅延レジスタ３２
から出力される遅延命令コードと、命令メモリ１から直
接入力する命令コードとを受け入れて、これらのいずれ
か１つを選択して命令実行部５に向け出力する部分であ
る。

【００２５】図９に、本発明の装置のセレクタ動作説明
図を示す。上記セレクタ３１、３３は、それぞれ３個の
入力端子Ｃ１、Ｃ２、Ｃ３を備えている。そして、それ
ぞれの入力端子に受け入れられた信号は、この図に示す
ようにして選択して出力される。即ち、第１命令セレク
タ３１は、制御の対象となる命令が条件分岐命令である
場合に、条件が成立すればＣ１の端子の入力を選択し、
条件が不成立ならばＣ２の端子の命令を選択して出力す
る。また、無条件分岐命令の場合にはＣ３の端子を選択
して出力し、それ以外の通常の命令の場合にはＣ２の端
子の命令を選択して出力する。

【００２６】第２命令セレクタ３３も第１命令セレクタ
と同様の動作を行い、制御対象となる命令が条件分岐命
令であって条件が成立した場合には端子Ｃ１の命令を出
力し、条件が不成立の場合には端子Ｃ２の命令を出力す
る。また、無条件分岐命令の場合にはＣ３の信号を出力
し、それ以外の命令の場合にはＣ２の命令を出力する。
上記のような第１命令セレクタ３１及び第２命令セレク
タ３３の動作によって、通常の命令の場合にはシーケン
シャルに、無条件分岐命令の場合には命令の順序を前後
に入れ換え、条件分岐命令の場合には、条件が成立すれ
ばノーオペレーション命令を挿入し、それ以外の場合に
はシーケンシャルに命令を出力するといった動作を上記
順序制御部３０が実行する。

【００２７】なお、図１に示すノーオペレーション命令
挿入部２１の出力する信号は、図５を用いて説明したと
同様の何も処理を行わない命令を示すノーオペレーショ
ンコードである。次に、命令判定部４０において、条件
分岐レジスタ４１は、条件分岐を指定するオペコードを
保持する定数レジスタである。また、無条件分岐レジス
タ４３は、無条件分岐を指定するオペコードを保持する
定数レジスタである。条件分岐比較回路４２は命令メモ
リ１から入力したオペコードと、条件分岐レジスタ４１
の条件分岐オペコードを比較し、一致した場合には条件
分岐ヒット信号を出力する比較回路である。

【００２８】また、無条件分岐比較回路４４は、命令メ
モリ１から入力するオペコードと、無条件分岐レジスタ
４３から入力する無条件分岐オペコードとを比較し、両
者が一致した場合には無条件分岐ヒット信号を出力する
比較回路である。第１遅延レジスタ４５と第２遅延レジ
スタ４６とは、平常のクロック信号に従って入力した信
号を１クロック分ずつ保持して出力するレジスタから構
成される。アンドゲート４７は、第２遅延レジスタ４６
の出力と、図８に示す命令実行部５から入力した分岐条
件成否の結果とを受け入れて、共にその論理が“１”の
とき、条件分岐信号を“１”として第１命令セレクタ３
１や第２命令セレクタ３３に出力する回路である。アン
ドゲート４８は、アンドゲート４７の出力と無条件分岐
比較回路４４の出力を受け入れて両者が共に論理“０”
のとき、シーケンシャル信号を論理“１”として第１命
令セレクタ３１と第２命令セレクタ３３に向け出力する
回路である。また、アンドゲート４９は、アンドゲート
４７の出力と無条件分岐比較回路４４の出力とを受け入
れて、アンドゲート４７の出力が論理“０”であって、
無条件分岐比較回路４４の出力が論理“１”のとき、無
条件分岐信号を論理“１”として第１命令セレクタ３１
及び第２命令セレクタ３３に向け出力する回路である。

【００２９】以上の構成によって、命令判定部４０は、
命令メモリ１から入力する命令セットが条件分岐命令や
無条件分岐命令を含まない通常のコードのみで構成され
る場合に、第１命令セレクタ３１や第２命令セレクタ３
３に対しシーケンシャル信号を出力し、命令メモリ１か
ら受け入れた命令コードを命令遅延レジスタ３２に格納
し、命令遅延レジスタ３２に格納されていた命令コード
を命令実行部５に出力するといった処理を実行させる。

【００３０】一方、入力した命令コードが無条件分岐命
令の場合には、その直前に条件分岐命令等が存在しない
場合、第１命令セレクタ３１と第２命令セレクタ３３に
対し無条件分岐信号を出力する。こうして、命令遅延レ
ジスタ３２に既に格納した命令コードを第１命令セレク
タ３１を介して命令遅延レジスタ３２に再格納すると共
に、命令メモリ１から受け入れた新たな命令コードを命
令実行部５に向け出力させる。即ち、これによって命令
コードの順序を逆転させる。

【００３１】また、条件分岐命令が入力した場合には、
その判定結果が第１遅延レジスタ４５と第２遅延レジス
タ４６に合計２クロック分の時間保持され、その後の、
分岐条件が成立した場合には条件分岐信号を第１命令セ
レクタ３１と第２命令セレクタ３３に出力し、ノーオペ
レーション命令コードの挿入を指示する。このように、
命令判定部４０は、次の実行すべき命令や、その命令の
次に実行すべき命令及び次の次に実行すべき命令等の種
類に従って、順序制御部３０を制御する構成となってい
る。

【００３２】以上の構成の本発明の命令供給装置は次の
ように動作する。始めに、図１において、命令メモリ１
から読み出された次に実行すべき命令コードが無条件分
岐命令でなく、しかもその２クロック前に読み出された
命令が条件分岐命令でない場合には、アンドゲート４８
からシーケンシャル信号が第１命令セレクタ３１と第２
命令セレクタ３３に出力される。これにより、第１命令
セレクタ３１は読み出した命令を選択して命令遅延レジ
スタ３２にセットし、第２命令セレクタ３３は命令遅延
レジスタ３２にセットしてあった命令を選択して命令実
行部５に向け出力する。

【００３３】以上によって、シーケンシャルに読み出し
た命令セットをその順序を入れ換えることなく、また、
間にノーオペレーション命令コード等を挿入することな
く命令実行部５に出力する。

【００３４】次に、命令メモリ１から読み出す命令コー
ドが無条件分岐命令の場合には、先に説明したように、
無条件分岐比較回路４４の出力がアンドゲート４９を経
て、第１命令セレクタ３１と第２命令セレクタ３３に供
給される。従って、第１命令セレクタ３１は、命令遅延
レジスタ３２に既にセットしてある遅延命令コードを選
択し、再び命令遅延レジスタ３２にセットする。また、
第２命令セレクタ３３は、今読み出した命令コードを選
択して命令実行部５に出力する。これによって、後から
読み出した無条件分岐命令を既に読み出してある命令と
順序を入れ換えて、先に命令実行部５に向け出力する。
この場合にも、ノーオペレーション命令の挿入は行われ
ない。

【００３５】次に、命令メモリ１から読み出す命令コー
ドが条件分岐命令の場合に、まず分岐条件が満足せず分
岐が成立しないときには、第１遅延レジスタ４５の内容
は論理“０”となる。従って、２クロック後アンドゲー
ト４７は閉じられた状態となり、第１命令セレクタ３１
と第２命令セレクタ３３にはアンドゲート４８から論理
“１”のシーケンシャル信号が入力する。この場合、第
１命令セレクタ３１は命令メモリ１から読み出した命令
コードを命令遅延レジスタ３２に格納し、命令遅延レジ
スタ３２にセットされていた命令コードは第２命令セレ
クタ３３に選択されて命令実行部５に向け出力される。
従って、この動作によって、命令遅延レジスタ３２に条
件分岐命令がセットされることになる。

【００３６】次に、命令メモリ１から読み出す命令コー
ドが条件分岐命令の場合であっても、その段階では第２
遅延レジスタ４６の出力に対する分岐条件は満足せず、
アンドゲート４７の出力は無効とした場合に、第１命令
セレクタ３１と第２命令セレクタ３３はアンドゲート４
８の出力によってシーケンシャルに入力する命令コード
をそれぞれ選択する。即ち、命令メモリ１から読み出さ
れた条件分岐命令コードを命令遅延レジスタ３２にセッ
トし、命令遅延レジスタ３２に既にセットしてあった命
令コードを命令実行部５に出力する。なお、この命令遅
延レジスタ３２に既にセットしてあった命令コードを実
行すると、これが分岐条件判断のベースとなるデータで
ある。また、条件分岐命令は条件分岐比較回路４２にお
いて比較され、その結果は第１遅延レジスタ４５にセッ
トされ保存される。

【００３７】次のクロックサイクルでは、命令メモリ１
から読み出された命令が条件分岐命令の直後の命令であ
って、これは第１命令セレクタ３１に選択されて命令遅
延レジスタ３２にセットされる。また、第２命令セレク
タ３３はシーケンシャル動作によって命令遅延レジスタ
３２にセットされていた命令、即ち直前に格納された条
件分岐命令を命令実行部５に向け出力する。更に、第１
遅延レジスタ４５の出力は第２遅延レジスタ４６にセッ
トされ保存される。

【００３８】その次のクロックサイクルで、第２遅延レ
ジスタ４６の出力と命令実行部５から入力する分岐条件
成否の結果との論理積がアンドゲート４７で演算され
る。ここで、分岐条件が満足されない場合は、アンドゲ
ート４７の出力は論理“０”のままでアンドゲート４８
の出力は論理“１”となるため、第１命令セレクタ３１
と第２命令セレクタ３３はシーケンシャル動作をそのま
ま実行する。即ち、条件分岐命令に続く命令コードが命
令メモリ１から読み出され、そのまま命令遅延レジスタ
３２にセットされ、命令遅延レジスタ３２に格納されて
いた命令が命令実行部５に出力される。

【００３９】一方、分岐条件が満足される場合には、ア
ンドゲート４７の出力が論理“１”となり、第１命令セ
レクタ３１と第２命令セレクタ３３とは、それぞれ端子
Ｃ１に入力するノーオペレーション命令コードを選択し
て出力する。従って、既に命令遅延レジスタ３２に格納
してある条件分岐命令に続く命令コードは切り捨てら
れ、その代わりにノーオペレーション命令コードが命令
遅延レジスタ３２にセットされる。また、第２命令セレ
クタ３３を通じてノーオペレーション命令コードが命令
実行部５に向け出力される。従って、分岐条件が満足さ
れると、条件分岐命令の直後に２個のノーオペレーショ
ン命令コードが挿入され、命令実行部５に向け出力され
る。

【００４０】図１０に、本発明の装置を備えるプロセッ
サ用の分岐命令を含むプログラムを示す。この図に示す
ように、本発明の命令供給装置を備えた場合には、プロ
グラム中にノーオペレーション命令コードを挿入する必
要はない。即ち、本発明の装置はプログラム中に含まれ
る条件分岐命令を捜し出し、必要に応じて必要な数のノ
ーオペレーション命令コードをプログラム中に挿入す
る。従って、プログラム自身のオブジェクトコードはパ
イプライン方式に依存しない。また、オペレータは挿入
される分岐命令実行による時間待ち合わせのための命令
をプログラム中に挿入しておく負担がなくなる。

【００４１】図１１に、本発明の装置を使用した場合の
条件分岐で分岐が発生しない場合の実行タイミングチャ
ートを示す。この図に示すように、ステップＳ１からス
テップＳ５までシーケンシャルに命令を実行した後、ス
テップＳ６において条件分岐命令が発生するが、その分
岐条件が不成立なため、次の命令の実行に進む。しかし
ながら、図１０に示すように、条件分岐命令実行の次に
シーケンシャル命令を実行し、その次に無条件分岐命令
が実行される。このため、この装置では図１１に示すよ
うに命令の順序を逆転させ、ステップＳ８の無条件分岐
命令を先に実行し、ステップＳ７のシーケンシャル命令
を後から実行させる。従って、このステップＳ７の命令
実行中に無条件分岐命令による分岐先アドレスが得ら
れ、ステップＳ７の次に待ち時間を設けることなくステ
ップＳ１の命令実行に移ることができる。従って、これ
を図６に示す従来例と比較すると、ノーオペレーション
命令を実行する分の処理時間が節約されている。

【００４２】図１２に、本発明の装置を用いた場合の条
件分岐で分岐が発生する場合の実行タイミングチャート
を示す。この図の例では、ステップＳ１からステップＳ
５までシーケンシャルに命令を実行した後、ステップＳ
６の条件分岐命令で条件分岐が成立する。従って、この
後に２個のノーオペレーション命令コードが挿入され
る。これは、図にＦ１、Ｆ２というように示した。

【００４３】ここで、２番目のノーオペレーション命令
コードの次にはステップＳ８の無条件分岐命令が実行さ
れなければならない。このため、２番目のＦ２と表した
ノーオペレーション命令コードとステップＳ８の無条件
分岐命令の順序が入れ替わり、この図のような手順で処
理が実行される。順序入れ替えの効果は、図１１で説明
したものと同様である。従って、このケースでは図７を
用いて説明した従来例と同様のステップで処理が実行さ
れる。

【００４４】本発明は以上の実施例に限定されない。上
記実施例においては、命令メモリからの命令読み出しを
１クロック時間に１命令とした。従って、条件分岐命令
の分岐が成立した場合に、その条件分岐命令の直後に２
個のノーオペレーション命令を挿入した。しかしなが
ら、命令メモリから命令読み出しを１クロック時間に２
命令以上となるよう構成すれば、条件分岐命令において
分岐が成立する場合に条件分岐命令の直後に１つのノー
オペレーション命令を挿入して上記条件を満足すること
も可能である。

【００４５】また、上記の順序制御部３０や命令判定部
４０の構成は上記の機能を満足する同様の機能ブロック
に置き換えて差し支えなく、またノーオペレーション命
令挿入部２１等も含めてこれらを同様の機能を有する回
路等に置き換えて差し支えてない。

【００４６】

【発明の効果】以上説明した本発明の命令供給装置は、
パイプラインプロセッサにおいて、順に入力する命令を
フェッチして出力順を制御する順序制御部と、順に入力
する命令が無条件分岐命令か条件分岐命令かそれ以外の
命令かを判定する命令判定部と、順序制御部に対しノー
オペレーション命令を供給するノーオペレーション命令
供給部とを備え、順序制御部が実行すべき命令とその命
令の次に実行すべき命令を先行してフェッチし、実行す
べき命令が分岐命令でなく次の次に実行すべき命令が無
条件分岐命令である場合、次に実行すべき命令と次の次
に実行すべき命令を入れ換えて命令実行部に供給するの
で、無条件分岐命令に対してはノーオペレーション命令
を挿入することなく処理が実行できる。従って、プログ
ラム中に予めノーオペレーション命令を含めることなく
プログラムを短縮化することができる。また、パイプラ
インの構造に関係なく、オブジェクトコードを生成する
ことができる。

【００４７】更に、次に実行すべき命令とその命令の直
後にある命令を先行してフェッチし、次に実行すべき命
令が条件分岐命令であり、かつ分岐条件が成立する場合
には、条件分岐命令と分岐先命令との間に１個以上のノ
ーオペレーション命令を挿入して命令実行部に供給する
ので、オブジェクトコードに予めノーオペレーション命
令を挿入しておくことなく自動的にノーオペレーション
命令の挿入が可能となる。従って、既存の一般的なプロ
グラムをパイプライン処理用に書き換えることなく、そ
のままパイプラインプロセッサに適用できるという効果
がある。

【００４８】更に、次に実行すべき命令が条件分岐命令
で、かつ分岐条件が成立しない場合には、条件分岐命令
と条件分岐命令の直後にある命令をノーオペレーション
命令を挿入せずに連続して命令実行部に供給するので、
条件分岐が成立しない場合にも無駄なノーオペレーショ
ン命令を実行することなく処理の高速化が図られる。以
上によって、プログラムサイズを縮小しパイプライン構
造に依存しないプログラムとすることができると共に、
プログラム実行時間を短縮するといった効果がある。

【図面の簡単な説明】

【図１】本発明の命令供給装置実施例を示すブロック図
である。

【図２】従来のパイプラインプロセッサのブロック図で
ある。

【図３】命令コードのフォーマット説明図である。

【図４】基本動作シーケンスタイミングチャートであ
る。

【図５】分岐命令を含むプログラム例説明図である。

【図６】条件分岐で分岐が発生しない場合の実行タイミ
ングチャート（従来）である。

【図７】条件分岐で分岐が発生する場合の実行タイミン
グチャート（従来）である。

【図８】本発明の装置を備えるパイプラインプロセッサ
のブロック図である。

【図９】本発明の装置のセレクタ動作説明図である。

【図１０】本発明による分岐命令を含むプログラム説明
図である。

【図１１】条件分岐で分岐が発生しない場合の実行タイ
ミングチャート（本発明）である。

【図１２】条件分岐で分岐が発生する場合の実行タイミ
ングチャート（本発明）である。

【符号の説明】

１ 命令メモリ ５ 命令実行部 ２０ 命令供給部 ２１ ノーオペレーション命令挿入部 ３０ 順序制御部 ４０ 命令判定部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 分岐命令を含む命令セットを実行するパ
   イプラインプロセッサに設けられ、 順に入力する命令をフェッチしてその出力順を制御する
   順序制御部と、 順に入力する命令が無条件分岐命令か条件分岐命令かそ
   れ以外の命令かを判定する命令判定部と、 前記順序制御部に対しノーオペレーション命令を挿入す
   るノーオペレーション命令挿入部とを備え、 前記順序制御部は、 前記命令判定部とノーオペレーション命令挿入部の出力
   を受け入れて、 次に実行すべき命令とその命令の次に実行すべき命令を
   先行してフェッチし、 次に実行すべき命令が分岐命令でなく、かつ、次の次に
   実行すべき命令が、無条件分岐命令である場合には、 次に実行すべき命令と次の次に実行すべき命令を入れ換
   えて、命令実行部に供給し、 次に実行すべき命令とその命令の直後にある命令を先行
   してフェッチし、 次に実行すべき命令が、条件分岐命令であり、かつ分岐
   条件が成立する場合には、 条件分岐命令と分岐先命令との間に、１個以上のノーオ
   ペレーション命令を挿入して、命令実行部に供給し、 次に実行すべき命令が、条件分岐命令であり、かつ分岐
   条件が成立しない場合には、 条件分岐命令と条件分岐命令の直後にある命令を、ノー
   オペレーション命令を挿入せずに連続して、命令実行部
   に供給することを特徴とする命令供給装置。