JPS6323406A - デイジタル増幅方式 - Google Patents
デイジタル増幅方式Info
- Publication number
- JPS6323406A JPS6323406A JP16722386A JP16722386A JPS6323406A JP S6323406 A JPS6323406 A JP S6323406A JP 16722386 A JP16722386 A JP 16722386A JP 16722386 A JP16722386 A JP 16722386A JP S6323406 A JPS6323406 A JP S6323406A
- Authority
- JP
- Japan
- Prior art keywords
- pcm code
- pcm
- section
- code
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル増幅方式に関し、特に、ディジタル
ＰＣＭコード化された信号の増幅方式に関する。
ＰＣＭコード化された信号の増幅方式に関する。
従来、この種のディジタル増幅方式においては、第２図
に示されるように、ディジタルＰＣＭコード１０３はＰ
ＣＭデコーダ８においてアナログ信号に変換され、アナ
ログ増幅器９により増幅された後ＰＣＭコーダ１０にお
いて再びディジタルＰＣＭコード１０４に変換されて、
ディジタル増幅出力として出力される。
に示されるように、ディジタルＰＣＭコード１０３はＰ
ＣＭデコーダ８においてアナログ信号に変換され、アナ
ログ増幅器９により増幅された後ＰＣＭコーダ１０にお
いて再びディジタルＰＣＭコード１０４に変換されて、
ディジタル増幅出力として出力される。
上述した従来のディジタル増幅方式においては、ディジ
タル信号を一度アナログ信号に変換し、アナログ増幅器
により増幅した後、再度ディジタル信号に変換して出力
している。このなめ、ディジタルからアナログに、アナ
ログからディジタルへの２度の変換処理が行われており
、これらの変換処理に対応して生じる増幅作用にともな
う誤差が大きくなるとともに、また、アナログ増幅器の
特性により増幅後の歪が増大するという欠点がある。
タル信号を一度アナログ信号に変換し、アナログ増幅器
により増幅した後、再度ディジタル信号に変換して出力
している。このなめ、ディジタルからアナログに、アナ
ログからディジタルへの２度の変換処理が行われており
、これらの変換処理に対応して生じる増幅作用にともな
う誤差が大きくなるとともに、また、アナログ増幅器の
特性により増幅後の歪が増大するという欠点がある。
本発明のディジタル増幅方式は、ＰＣＭコードを入出力
とするディジタル増幅方式において、ＰＣＭコード入力
に対応して、所定の加算演算処理を介してＰＣＭコード
加算出力をディジタル増幅出力として出力するＰＣＭコ
ード加算部と、前記ＰＣＭコード加算出力を入力し、所
定の除算演算処理を介してＰＣＭコード除算出力を出力
するＰＣＭコード・アッテネータ部と、前記ＰＣＭコー
ド加算部の入力側における前記ＰＣＭコード入力に対す
る加算対象のＰＣＭコードとして、前記ＰＣＭコード加
算出力または前記ＰＣＭコード除算出力のいずれかを選
択するＰ ＣＭコード切替部と、前記Ｐ ＣＭコード加
算部、ＰＣＭコード・アッテネータ部およびＰＣＭコー
ド切替部の動作を制御するコントローラ部と、を備えて
構成される。
とするディジタル増幅方式において、ＰＣＭコード入力
に対応して、所定の加算演算処理を介してＰＣＭコード
加算出力をディジタル増幅出力として出力するＰＣＭコ
ード加算部と、前記ＰＣＭコード加算出力を入力し、所
定の除算演算処理を介してＰＣＭコード除算出力を出力
するＰＣＭコード・アッテネータ部と、前記ＰＣＭコー
ド加算部の入力側における前記ＰＣＭコード入力に対す
る加算対象のＰＣＭコードとして、前記ＰＣＭコード加
算出力または前記ＰＣＭコード除算出力のいずれかを選
択するＰ ＣＭコード切替部と、前記Ｐ ＣＭコード加
算部、ＰＣＭコード・アッテネータ部およびＰＣＭコー
ド切替部の動作を制御するコントローラ部と、を備えて
構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の要部を示すブロック図で
ある。第１図に示されるように、本実施例は、ＰＣＭコ
ード加算部１と、ＰＣＭコード・アッテネータ部２と、
コントローラ部３と、スイッチ４．５．６および７と、
を備えている。
ある。第１図に示されるように、本実施例は、ＰＣＭコ
ード加算部１と、ＰＣＭコード・アッテネータ部２と、
コントローラ部３と、スイッチ４．５．６および７と、
を備えている。
第１図において、ＰＣＭコード１０１はＰＣＭコード加
算器部１に入力される。スイッチ４．５．６および７は
コントローラ部３により制御されて、それぞれａ側また
はｂ側のいずれかに設定される。
算器部１に入力される。スイッチ４．５．６および７は
コントローラ部３により制御されて、それぞれａ側また
はｂ側のいずれかに設定される。
第１図に示される状態においては、スイッチ４および５
はそれぞれａ側に設定されているが、この場合において
は、ＰＣＭコード加算器部１から出力されるＰＣＭコー
ド１０２の値は、スイッチ４および５を介ｉ−てＰＣＭ
コード加算器部１の入力側の帰還され、Ｐ Ｃｒｌ／Ｉ
ｌ／上１０１の値とＰＣＭコード加算器部１において加
算処理されて出力される。従って、ｎ（正整数）回帰還
される場合には、ＰＣＭコード１０１は０倍された値の
ＰＣＭコード１０２として出力される。また、コントロ
ーラ部３による制御作用を介して、スイッチ５がｂ側に
設定され、スイッチ７がｂ側に設定されるとともに、Ｐ
ＣＭコード加算器部１の入力側で保持されているＰＣＭ
コード１０１がデータ「０」にクリアされると、前記０
倍されたＰＣＭコード１０２はＰＣＭコード・アッテネ
ータ部２において除算処理されて、ＰＣＭコード１０１
に対して０７ｍ（ｍは１より大きい整数）倍された値の
ＰＣＭコード１０２として出力される。従って、この場
合のディジタル増幅方式における利得は、０７ｍとなる
。
はそれぞれａ側に設定されているが、この場合において
は、ＰＣＭコード加算器部１から出力されるＰＣＭコー
ド１０２の値は、スイッチ４および５を介ｉ−てＰＣＭ
コード加算器部１の入力側の帰還され、Ｐ Ｃｒｌ／Ｉ
ｌ／上１０１の値とＰＣＭコード加算器部１において加
算処理されて出力される。従って、ｎ（正整数）回帰還
される場合には、ＰＣＭコード１０１は０倍された値の
ＰＣＭコード１０２として出力される。また、コントロ
ーラ部３による制御作用を介して、スイッチ５がｂ側に
設定され、スイッチ７がｂ側に設定されるとともに、Ｐ
ＣＭコード加算器部１の入力側で保持されているＰＣＭ
コード１０１がデータ「０」にクリアされると、前記０
倍されたＰＣＭコード１０２はＰＣＭコード・アッテネ
ータ部２において除算処理されて、ＰＣＭコード１０１
に対して０７ｍ（ｍは１より大きい整数）倍された値の
ＰＣＭコード１０２として出力される。従って、この場
合のディジタル増幅方式における利得は、０７ｍとなる
。
今、具体的な数値列について説明するために；ＰＣＭコ
ード・アッテネータ部２の利得が１／２である場合に、
ディジタル増幅方式における利得として５／４を実現す
る場合の例について説明する。
ード・アッテネータ部２の利得が１／２である場合に、
ディジタル増幅方式における利得として５／４を実現す
る場合の例について説明する。
ＰＣＭコード１０１が入力される時点においては、コン
トローラ部３による制御作用を介して、スイッチ４およ
び５は共にａＯｌ（！Ｉに設定されており、またＰＣＭ
コード加算器部１の出力における２０Ｍコード１０２は
、その値が「ｏ」として出力されている。入力されるＰ
ＣＭコード１０１の値を「Ｎ」とすると、ＰＣＭコード
加算器部１における加算処理を介して、ＰＣＭコード加
算器部１がら出力されるＰ ＣＭコード１０２の値は「
Ｎ」＋ｒ□、＝ ＩＪＪ、となる。コントローラ部３の
制御作用を介して、ＰＣＭコード加算器部１を経由する
加算処理が５回行われると、ＰＣＭコード加算器部１か
ら出力されるＰＣＭコード１０２の値は「５Ｎ」となる
。この時点においてスイッチ５がｂ側に設定されると、
ＰＣＭコード１０２はＰＣＭコード・アッテネータ部２
における除算処理を介してｒ ５ Ｎ／２ Ｊの値のＰ
ＣＭコードとして出力される。ここでスイッチ６がｂ側
に設定されると、前記ＰＣＭコードは再度ＰＣＭコード
・アッテネータ部２を経由して除算処理され、「５Ｎ／
４」の値のＰＣＭコードとして出力される。次いでコン
トローラ部３の制御作用を介して、スイッチ４および７
がそれぞれｂ側に設定されるとともに、ＰＣＭコード加
算器部１の入力において保持されているＰＣＭコード１
０１の値「Ｎ」がデータ「０」にクリアされる。従って
、ＰＣＭコード１０２の値はｒ５Ｎ／４」となり、利得
としては５／４が実現されたことになる。なお、ＰＣＭ
コード加算器部１における加算処理、ＰＣＭコード・ア
ッテネータ部２における除算処理、およびスイッチ４．
５．６および７に対する制御は、すべてコントローラ部
３の制御作用によっている。
トローラ部３による制御作用を介して、スイッチ４およ
び５は共にａＯｌ（！Ｉに設定されており、またＰＣＭ
コード加算器部１の出力における２０Ｍコード１０２は
、その値が「ｏ」として出力されている。入力されるＰ
ＣＭコード１０１の値を「Ｎ」とすると、ＰＣＭコード
加算器部１における加算処理を介して、ＰＣＭコード加
算器部１がら出力されるＰ ＣＭコード１０２の値は「
Ｎ」＋ｒ□、＝ ＩＪＪ、となる。コントローラ部３の
制御作用を介して、ＰＣＭコード加算器部１を経由する
加算処理が５回行われると、ＰＣＭコード加算器部１か
ら出力されるＰＣＭコード１０２の値は「５Ｎ」となる
。この時点においてスイッチ５がｂ側に設定されると、
ＰＣＭコード１０２はＰＣＭコード・アッテネータ部２
における除算処理を介してｒ ５ Ｎ／２ Ｊの値のＰ
ＣＭコードとして出力される。ここでスイッチ６がｂ側
に設定されると、前記ＰＣＭコードは再度ＰＣＭコード
・アッテネータ部２を経由して除算処理され、「５Ｎ／
４」の値のＰＣＭコードとして出力される。次いでコン
トローラ部３の制御作用を介して、スイッチ４および７
がそれぞれｂ側に設定されるとともに、ＰＣＭコード加
算器部１の入力において保持されているＰＣＭコード１
０１の値「Ｎ」がデータ「０」にクリアされる。従って
、ＰＣＭコード１０２の値はｒ５Ｎ／４」となり、利得
としては５／４が実現されたことになる。なお、ＰＣＭ
コード加算器部１における加算処理、ＰＣＭコード・ア
ッテネータ部２における除算処理、およびスイッチ４．
５．６および７に対する制御は、すべてコントローラ部
３の制御作用によっている。
すなわち、本発明の適用により、ＰＣＭコードに対する
増幅作用はすべてディジタル処理を介して行われており
、アナログ増幅器特有の雑音および歪等は一切排除され
る。
増幅作用はすべてディジタル処理を介して行われており
、アナログ増幅器特有の雑音および歪等は一切排除され
る。
以上説明したように、本発明は、ＰＣＭコード化された
信号を増幅する当り、前記ＰＣＭコード化された信号を
ディジタルからアナログに変換し、アナログ増幅器を介
して増幅した後、アナログからディジタルに変換すると
いう手順を全く不要とすることができるため、ディジタ
ル対アナログおよびアナログ対ディジタルの各変換処理
において生じる誤差を排除し、且つアナログ増幅器の雑
音および歪等による影響をも皆無とすることができると
いう効果がある。
信号を増幅する当り、前記ＰＣＭコード化された信号を
ディジタルからアナログに変換し、アナログ増幅器を介
して増幅した後、アナログからディジタルに変換すると
いう手順を全く不要とすることができるため、ディジタ
ル対アナログおよびアナログ対ディジタルの各変換処理
において生じる誤差を排除し、且つアナログ増幅器の雑
音および歪等による影響をも皆無とすることができると
いう効果がある。
第１図は本発明の一実施例の要部を示すブロック図、第
２図は、従来のディジタル増幅方式の一例の要部を示す
ブロック図である。 図において、１・・・ＰＣＭコード加算器部、２・・・
ＰＣＭコード・アッテネータ部、３・・・コントローラ
部、４〜７・・・スイッチ、８・・・ＰＣＭコーダ、９
・・・アナログ増幅器、１０・・・ＰＣＭコーダ。
２図は、従来のディジタル増幅方式の一例の要部を示す
ブロック図である。 図において、１・・・ＰＣＭコード加算器部、２・・・
ＰＣＭコード・アッテネータ部、３・・・コントローラ
部、４〜７・・・スイッチ、８・・・ＰＣＭコーダ、９
・・・アナログ増幅器、１０・・・ＰＣＭコーダ。
Claims (1)
- ＰＣＭコード化された信号（ＰＣＭコードという）を入
出力とするディジタル増幅方式において、ＰＣＭコード
入力に対応して、所定の加算演算処理を介してＰＣＭコ
ード加算出力をディジタル増幅出力として出力するＰＣ
Ｍコード加算部と、前記ＰＣＭコード加算出力を入力し
、所定の除算演算処理を介してＰＣＭコード除算出力を
出力するＰＣＭコード・アッテネータ部と、前記ＰＣＭ
コード加算部の入力側における前記ＰＣＭコード入力に
対する加算対象のＰＣＭコードとして、前記ＰＣＭコー
ド加算出力または前記ＰＣＭコード除算出力のいずれか
を選択するＰＣＭコード切替部と、前記ＰＣＭコード加
算部、ＰＣＭコード・アッテネータ部およびＰＣＭコー
ド切替部の動作を制御するコントローラ部と、を備える
ことを特徴とするディジタル増幅方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16722386A JPS6323406A (ja) | 1986-07-15 | 1986-07-15 | デイジタル増幅方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16722386A JPS6323406A (ja) | 1986-07-15 | 1986-07-15 | デイジタル増幅方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6323406A true JPS6323406A (ja) | 1988-01-30 |
Family
ID=15845725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16722386A Pending JPS6323406A (ja) | 1986-07-15 | 1986-07-15 | デイジタル増幅方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6323406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400998B1 (en) | 1996-11-07 | 2002-06-04 | Mitutoyo Corporation | Generation of measurement program in NC machining and machining management based on the measurement program |
-
1986
- 1986-07-15 JP JP16722386A patent/JPS6323406A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400998B1 (en) | 1996-11-07 | 2002-06-04 | Mitutoyo Corporation | Generation of measurement program in NC machining and machining management based on the measurement program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11340831A (ja) | 高精度ａ／ｄ変換器 | |
| KR900702693A (ko) | 로그극성 신호처리 | |
| JPS60177712A (ja) | 多重チヤネル利得予測型増幅器システム | |
| JPS6323406A (ja) | デイジタル増幅方式 | |
| JPH0229030A (ja) | 信号処理回路 | |
| JP3289590B2 (ja) | Ｄ級電力増幅器 | |
| JPH0456495B2 (ja) | ||
| JP3270256B2 (ja) | デジタル信号処理装置 | |
| EP0777324A3 (en) | Automatic gain control | |
| JPH05343994A (ja) | アナログ信号レベル変換回路 | |
| JP3055266B2 (ja) | 音声切換制御装置 | |
| US4359600A (en) | Programable low impedance digital attenuators | |
| JP3279267B2 (ja) | 音声出力調整方法およびその装置 | |
| JPS6211170A (ja) | 自動利得制御回路 | |
| JPH087708Y2 (ja) | 音声切換増幅器 | |
| JP3356892B2 (ja) | 歪補償制御方法及び歪補償増幅装置 | |
| JPS5961308A (ja) | ゲインスイツチ制御方式 | |
| JPH02145021A (ja) | デジタル映像信号処理回路 | |
| JPH02234201A (ja) | デジタルサーボ装置 | |
| JPH0328586Y2 (ja) | ||
| JPS605396Y2 (ja) | アナログ出力回路 | |
| JP2596362B2 (ja) | 消費電力低減回路 | |
| JPH02145028A (ja) | 電力増幅装置 | |
| JPH01261997A (ja) | オーディオ信号処理装置 | |
| JPS59212011A (ja) | デ−タ制御方式 |