JPS63228723A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63228723A
JPS63228723A JP62062942A JP6294287A JPS63228723A JP S63228723 A JPS63228723 A JP S63228723A JP 62062942 A JP62062942 A JP 62062942A JP 6294287 A JP6294287 A JP 6294287A JP S63228723 A JPS63228723 A JP S63228723A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
signal line
grounding
characteristic impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62062942A
Other languages
English (en)
Inventor
Kuniaki Uchiumi
邦昭 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62062942A priority Critical patent/JPS63228723A/ja
Publication of JPS63228723A publication Critical patent/JPS63228723A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特に半導体チップ上及びパ
ッケージ上の信号線及び接地部分を接続する半導体装置
の結線に関する。
従来の技術 第５図に従来の半導体装置における半導体チップをパッ
ケージに実装した時の断面図を示す。１は半導体チップ
、２はパッケージ１．３５は半導体チップ１上の信号線
、３６はパッケージ２上の信号線、７は接地部、８は外
部端子、９は信号線用′ボンディングワイヤ、１ｏは接
地用ボンディングワイヤである。
従来、高周波信号を扱う半導体装置の場合、パッケージ
においては信号線の特性インピーダンスを所望の値とす
るためにマイクロストリップライン構造とすることが行
われる。第５図においては信号線３６が接地部７に対し
てマイクロス）　ＩＪツブライン構造となっている。信
号線３６は信号線用ボンディングワイヤ９により半導体
チップ１上の信号線３５に結線される。半導体チップ１
上の接地は接地用ボンディングワイヤ１ｏにより接地部
７に結線して行われる。
発明が解決しようとする問題点 しかしながら上記のような構成では、パッケージ２上の
信号線３６はマイクロストリップライン構造となってい
るが半導体チップ１上では信号線３５はマイクロストリ
ップライン構造になっておらず特性インピーダンスが維
持されないため、半導体チップ１上では高周波信号が正
常に伝送されない欠点があった。
本発明はかかる点に鑑み、半導体チップ上においても特
性インピーダンスを維持できる半導体装置を提供するこ
とを目的とする。
問題点を解決するための手段 本発明は、半導体チップ及びパッケージの両者において
信号線が同一の特性インピーダンスを有するコプレーナ
構造で、それぞれの信号線および接地部分を接続した構
成の半導体装置である。
作　　用 本発明は前記した構成により、半導体チップ上において
もパッケージ上と同様のコプレーナ構造とすることによ
シ同一の特性インピーダンスを有する信号線が実現でき
、半導体チップ上においても高周波信号が正常に伝送さ
れる。
実施例 第１図は本発明の第１の実施例におけるボンディング付
近を示す模式図である。第１図において１は半導体チッ
プ、２はパッケージ、３１．３２はそれぞれ半導体チッ
プ１及びパッケージ２上の信号線、４１．４２は半導体
チップ１上の接地線、４３．４４はパッケージ２上の接
地線、５１，５２゜６３はそれぞれ信号線３１，３２．
接地線４１゜４２．４３．４４を結線するボンディング
ワイヤ、６１〜６６はボンディングパソドである。
以上のように構成された本実施例において、信号線３１
は半導体チップ１上で接地線４１．４２にはさまれ、ご
ブレーナ構造となっており、所望の特性インピーダンス
を有する伝送路をなしており、同様にパスケージ２上に
おいても信号線３２は両側の接地線４３．４４によりコ
プレーナ構造をなし、信号線３１と同一の特性インピー
ダンスを有する伝送路を構成している。信号線３１，３
２、接地線４１〜４４はそれぞれポンディングパッド６
１〜６６、ボンディングワイヤ５１〜５３を介して結線
され、ポンディングパッド６１〜６６とボンディングワ
イヤ５１〜５２０部分は正確なコプレーナ構造ではない
が、半導体チップ１とパンケージ２の両者にわたって疑
似的なコプレーナ構造が構成できる。したがって、半導
体チップ上及びパッケージ上において共に伝送路はコプ
レーナ構成のたとえば５０Ω特性インピーダンスライン
を達成できる。
本実施例においては半導体チップ１とパッケージ２上の
配線の結線はボンディングワイヤにより行ったが、その
他フリップチップ、り、ｆルムキャリャ等においても同
様のコプレーナ構造の伝送路は構成でき、ボンディング
ワイヤを用い奇い分だけ、特性インピーダンスが維持し
やすく、より高周波まで使用できる。
第２図は本発明の第２の実施例における模式図であり、
３０１，３０２はそれぞれ半導体チップ１及びパッケー
ジ２上の信号線、４０１．４０２は半導体チップ１上の
接地線、４０３．４０４はパッケージ２上の接地線、そ
の他番号が共通のものは第１図と同じものである。
以上のように構成された本実施例において、第１の実施
例との相異点は、信号線３０１，３０２にボンディング
バンドが設けられていないことで、コプレーナ構造であ
るため、ポンディングパッドと同じ幅の信号線３０１，
３０２が構成できる。
以上のように本実施例によれば、ボンディングバンドに
よる特性インピーダンスの乱れがなく、より理想的なコ
プレーナ構造が実現できる。
第３図は本発明の第３の実施例における模式図であり、
１１はボンディングワイヤ５１，５２゜５３の間隔を一
定に保持する誘電体でできた保持部であり、その他番号
が共通のものは他の図と同じものを表わしている。
以上のように構成された本実施例において、３本のボン
ディングワイヤ５１〜５３は誘電体である保持部１１を
介してコプレーナ構造をなし、半纏体チップ１及びパッ
ケージ２上の伝送路と同じ特性インピーダンスを有して
いる。
以上のように本実施例によれば、ボンディングワイヤの
インダクタンスによる特性インピーダンスの乱れがなく
せ、しかも第２の実施例に示すようにポンディングパッ
ドをなくす構成とすれば、半導体チップ、パッケージ及
び両者間の結線部も含め、すべて同一特性インピーダン
スを有するコプレーナ構造の伝送路とすることができる
。
第４図は本発明の第４の実施例における模式図である。
第４図において９ｏは耐熱性フレキシブルフィルム（以
下、フィルムと略す。）、７０１゜γ０２はそれぞれ半
導体チップ１及びフィルム頭上の信号線、８０１，８０
２は半導体チップ１上の接地線、８０３．８０４はフィ
ルム９ｏ上の接地線、８０１〜６０６は、信号１７０１
，７０２及び接地線８０１〜８０４を接続するためのバ
ンプ電極である。
以上のように構成された本実施例において、信号線７０
１は半導体チップ上でコプレーナ構造をなし、信号線７
０２もフィルム９０上でコプレーナ構造をなし、両者の
特性インピーダンスは同一となるよう構成されている。
両者の信号線７０１゜７０２及び両側の接地線８０１〜
８０４はバンプ電極６０１〜６０６を介してそれぞれ直
接接続される。
以上のように本実施例によればボンディングワイヤによ
る接続が不用となり、容易に半導体チップ及びフィルム
上で伝送路を全体を通してコプレーナ構造とすることが
でき高周波に適した半導体装置が構成できる。
発明の詳細 な説明したように、本発明によれば、半導体チップ及び
パッケージの両者においてコプレーナ構造の伝送路が構
成され、高周波に適した半導体装置を構成でき、その実
用的効果は大きい。
【図面の簡単な説明】
第１区は本発明の第１実施例における半導体装置の要部
斜視図、第２１．！￥１は同第２の実施的装置の要部斜
視図、第３図は同第３の実施例装置の要部斜視図、第４
図は同第４の実施例装置の要部斜視図、第５図は従来の
半導体装置の断面図である。 １・・・・・・半導体チップ、２・・・・・・パッケー
ジ、９゜・・・・・・耐熱性フレキシブルフィルム、３
１，３２゜３０１．３０２　、　了０１　、　了０２−
・・−信号線、４１．４４，４０１〜４０４．８０１〜
８０４・・・・・・接地線、５１〜５３・・・・・・ボ
ンディングワイヤ、６１〜６６・・・・・・ポンディン
グパッド、６０１〜６０８・・・・・・バンプ電極、了
・・・・・・接地部、８・・・・・・外部端子、９，１
０・・・・・・ボンディングワイヤ、１１・・・・・・
保持部。

Claims (4)

    【特許請求の範囲】
  1. （１）半導体チップ上及びパッケージ上においてそれぞ
    れ同一平面上で信号線が２つの接地部分にはさまれるコ
    プレーナ構造の等しい特性インピーダンスを有する伝送
    路をなし、前記半導体チップ上の伝送路端をなす信号線
    用パッド及び該信号線用パッドをはさんで位置する２つ
    の接地用パッドと、それらに対応するパッケージ上の信
    号線用パッド及び接地用パッドとが少なくとも３つの接
    続用導体でそれぞれ接続されてなる半導体装置。
  2. （２）半導体チップ上及びパッケージ上の信号線用パッ
    ド部分の特性インピーダンスが伝送路部分の特性インピ
    ーダンスと同一である特許請求の範囲第１項記載の半導
    体装置。
  3. （３）３つの接続用導体は２本の接地用導体と、この接
    地用導体に誘電体を介してはさまれた信号線用導体から
    なり、その特性インピーダンスが前記半導体チップ上及
    びパッケージ上の伝送路の特性インピーダンスに等しい
    接続線により、前記半導体チップ上の前記信号線用パッ
    ド及び接地用パッドとそれらに対応する前記パッケージ
    上の前記信号線用パッド及び接地用パッドとを接続して
    いる特許請求の範囲第１項又は第２項記載の半導体装置
    。
  4. （４）半導体チップ上の伝送路端が信号線用バンプ電極
    及び２つの接地用バンプ電極になっており、これらの電
    極に対応する位置に３つの接続用バンプ電極が設けられ
    、該接続用バンプ電極を介して接続する前記半導体チッ
    プ上における伝送路と同一の特性インピーダンスを有す
    るコプレーナ構造の伝送路とを表面に形成してなる耐熱
    性フレキシブルフィルムをパッケージとし、前記半導体
    チップ上の信号線用バンプ電極及び接地用バンプ電極と
    それらに対応する前記パッケージ上の接続用バンプ電極
    とが直接接続されている特許請求の範囲第１項又は第２
    項記載の半導体装置。
JP62062942A 1987-03-18 1987-03-18 半導体装置 Pending JPS63228723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62062942A JPS63228723A (ja) 1987-03-18 1987-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62062942A JPS63228723A (ja) 1987-03-18 1987-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS63228723A true JPS63228723A (ja) 1988-09-22

Family

ID=13214858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62062942A Pending JPS63228723A (ja) 1987-03-18 1987-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS63228723A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120736A (ja) * 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体装置
US5225709A (en) * 1990-06-15 1993-07-06 Hitachi, Ltd. Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120736A (ja) * 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体装置
US5225709A (en) * 1990-06-15 1993-07-06 Hitachi, Ltd. Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein

Similar Documents

Publication Publication Date Title
US4890153A (en) Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
JPH0151065B2 (ja)
JPH07142669A (ja) モールド型半導体装置
JPS63228723A (ja) 半導体装置
JP2004158553A (ja) 半導体装置
JP2532039B2 (ja) 高周波用半導体装置
US6094114A (en) Slotline-to-slotline mounted flip chip
JPH09219422A (ja) フリップチップ実装構造
JP2882396B2 (ja) 半導体装置
EP0486273B1 (en) Package for microwave IC
JPS6018944A (ja) 半導体集積回路装置のリ−ドフレ−ム
JP3690342B2 (ja) ボンディングワイヤ及びそれを用いた半導体装置
US20070247258A1 (en) Filter Device Substrate and Filter Device
JP3913937B2 (ja) 半導体装置
JPH04312960A (ja) 高周波用半導体装置
JPS6327859B2 (ja)
JPH0613437A (ja) 半導体装置
JP2637975B2 (ja) 半導体装置用パツケージ
JPH0262064A (ja) セラミックパッケージ
JP2000357755A (ja) 高周波デバイス用パッケージ
JP4162819B2 (ja) 高周波回路装置
JPH0447974B2 (ja)
JPH071844Y2 (ja) 集積回路パツケ−ジ
JP3804244B2 (ja) 高周波回路装置
JPH03257853A (ja) 半導体装置