JPS63227229A - 多重化伝送方法および多重化伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のディジタル信号を送信局で多重化し、こ
れを受信局にシリアルに伝送し、受信局でこれを複数の
ディジタル信号に分離する多重化伝送方法および装置に
関するものである。

（従来の技術） 従来から、送信局で発生した複数のディジタル信号を１
本の伝送路で効率よく伝送する目的で、多重化伝送装置
が用いられている。すなわら、送信側で発生した複数の
ディジタル信号（ディジタル回線）を多重化装置で多重
化し、これを光フアイバケーブル等の伝送路を介して受
信局に送る。

そして、受信局はシリアル伝送されてきた多重化データ
を、分離装置で複数のディジタル信号に分離する。

〔発明が解決しようとする問題点〕

しかしながら、従来の多重化伝送装置においては、多重
化すべきディジタル回線の数や伝送速度などはシステム
の設計時に決定されている。このため、設計後にこれら
を変更しようとするときには、多重化装置や分離装置な
どの装置ユニットを変更しなければならず、従って変更
自体が困難であった。

そこで本発明は、多重化して伝送されるディジタル回線
（ディジタル信号）の数やその伝送速度の変更を、装置
ユニット（ハードウェア）の変更を伴なうことなしに実
現できる多重化伝送方法および装置を提供することを目
的とする。

〔問題点を解決するための手段〕

本発明に係る多重化伝送方法は、送信局での複数のディ
ジタル信号の多重化を所定の多重化パターンに従って行
ない、受信局での多重化データの分離を所定の多重化パ
ターンに対応する分離パターンに従って行なうものでお
って、上記多重化パターンにおよび分離パターンの少く
ともいずれかはメモリに格納され、かつこのメモリは書
き換え自在であることを特徴とする。

また、本発明に係る多重化伝送装置は、複数のディジタ
ル信号を送信局で多重化してシリアル伝送し、受信局で
シリアル伝送されてきた多重化データを複数のディジタ
ル信号に分離する多重化伝送装置であって、多重化デー
タのフレームは、少くとも１ビットのフレーム同期ビッ
トと、少くとも１ビットのフレーム制御ビットと、複数
ビットのデータビットとにより構成され、送信局および
受信局は下記の如く構成されることを特徴とする。

すなわち送信局は、多重化パターンをあらかじめ複数種
類記憶し、所望の多重化パターンを出力する多重化コン
トローラと、この多重化コントローラからの多重化パタ
ーンにもとづいて複数のディジタル信号を選択して多重
化し、複数ビットのデータビットを出力する多重化手段
と、多重化コントローラからのコントロール信号にもと
づき上記データビットにフレーム同期ビットおよびフレ
ーム制御ビットを付加して多重化データを作成するフレ
ーム作成手段とを備える。また受信局は、シリアル伝送
されてきた多重化データからクロック信号を再生するク
ロック再生手段と、多重化データとクロック信号にもと
づいてフレーム同期をとるフレーム同期手段と、多重化
パターンに対応する分離パターンをあらかじめ複数種類
記憶し、送信局からシリアル伝送されてきた多重化デー
タの多重化パターンに応じた分離パターンをフレーム同
期手段からのコントロール信号にもとづき出力する分離
コントローラと、この分離コントローラからの分離パタ
ーンおよびクロック信号にもとづいて多重化データを複
数のディジタル信号に分離する分離手段とを備える。

［作用］ 本発明に係る多重化伝送方法は、以上通りに構成される
ので、送信局におけるデータ多重化のための多重化パタ
ーン、もしくは受信局におけるデータ分離のための分離
パターンの少なくともいずれか一方は、メモリにおいて
随時に書き換えられるように作用する。

また、本発明に係る多重化伝送装置は、以上の通りに構
成されるので、多重化コントローラは所望の多重化パタ
ーンを多重化手段に与えるように働き、従って送信局は
与えられた多重化パターンに従った回線数のディジタル
信号を当該多重化パターンに従った伝送速度で、受信局
に向けてシリアルに伝送するように作用する。また、分
離コントローラはシリアル伝送されてきた多重イヒデー
タに応じた分離パターンを分離手段に与えるように働き
、従って受信局は多重化パターンに従った伝送速度で送
られてきた多重化データを、分離パターンすなわち多重
化パターンに対応した回線数のディジタル信号に分離す
るように作用する。

（実施例）　。

以下、添付図面を参照して本発明の一実施例を説明する
。

第１図は本発明の一実施例に係る多重化伝送装置の構成
図であり、第２図はこの実施例におけるフレーム構成と
多重化の設定例を説明する図である。

第２図（ａ＞に示す通り、１フレームの総ビット数はＮ
であり、これにはｎビットのデータビットと、゛１ビッ
トのフレームコントロールビットＣと、（Ｎ−（ｎ＋１
））ビットのフレーム同期ビットが含まれている。そこ
で、本実施例により提供されるディジタル回線を、Ａの
みの１チヤネルとして伝送速度を最大にとると、第２図
（ｂ）に示す如く伝送速度Ｂ　（＝Ｑ／Ｔ）の回線を提
供することができる。また、提供されるディジタル回線
をＡ、Ｂの２チヤネルとして伝送速度を最大にとると、
第２図（Ｃ）の如く伝送速度Ｂ／２の回線を提供するこ
とができる。ざらに、提供されるディジタル回線をＡ、
Ｂ、Ｃの３チヤネルとすると、第２図（ｄ）に示す如く
１つの回線（チャネルＣ）の伝送速度を８／２とし、残
りの２つの回線（チャネルＡ、Ｂ）の伝送速度を８／４
とすることもできる。

ここで、第２図（Ｃ）〜（ｄ）のクロック波形は、該当
するスロットのデータを取り込むためのタロツク信号の
波形を示している。同図から明らかな如くこのクロック
信号は、デユーティ−比が５０％より小さいｍ扱けの波
形であるが、例えばＰＬＩ−回路により平滑化すること
ができる。また、データ信号もこの平滑化されたクロッ
ク信号により、例えばエラスティックバッフ１を用いる
ことによって一定周期で変化する通常の信号に変換する
ことができる。

次に、第１図に示す実施例の装置の構成を説明する。

送信側の局はデータの多重化を制御するための多重化コ
ントローラ１と、データの多重化を実行するための多重
化部２と、多重化データでフレームを作するためのフレ
ーム°作成回路３とを主たる構成要素としている。そし
て、ｎ種類のディジタル信号（ディジタル回線）が、１
からｎまでのチャネルごとの入力データフリップフロッ
プ（Ｆ／Ｆ）４を介して多重化部２に与えられるように
なっている。

かかる送信側の局は、光フアイバケーブル等の伝送路５
を介して受信側の局に接続される。そして、受信側の局
はシリアル伝送されてきた多重化データのフレーム同期
をとるためのフレーム同期回路６と、シリアルデータか
らクロック信号を再生するためのクロック再生回路７と
、多重化データの分離を行なう分離部８と、分離動作を
制御するための分離コントローラ９とを主たる構成要素
としている。そして、１からｎまでの各チャネルのデー
タ（ディジタル信号）が分離部８から出力されるように
なっている。

次に、送信局の各要素の詳細な構成および機能と作用を
説明する。

多重化コントローラ１は１〜ｎの各チャネルのディジタ
ル回線について、どの回線をどの様な伝送速度で多重化
するのかについての多重化パターンを、あらかじめ複数
種類について記憶している。

すなわち、多重化コントローラ１が例えば多重化パター
ンａ、ｂ、ｃをあらかじめ記憶しているときには、パタ
ーンａでは例えば１，４．９チヤネルをそれぞれＢ　（
１）、　Ｂ　（４）、　Ｂ　（９）なる伝送速度で伝送
し、パターンｂでは例えば２，３゜５チヤネルをそれぞ
れＢ　（２＞、　Ｂ　（３）。

Ｂ（５）なる伝送速度で伝送し、パターンＣでは例えば
４，７．（ｎ−１）チＶネルをそれぞれＢ　（４）、　
Ｂ　（７）、　Ｂ　（ｎ−１＞なる伝送速度で伝送する
、というように記憶している。

多重化伝送を実行する際には、これら複数の多重化パタ
ーンから１つのパターンが選び出される。

そして、データの多重化そのものについての情報がＤＭ
Ａ　（ダイレクトメモリアクセス）データ入力信号とし
て多重化部２の送信側メモリ２１に送られると共に、フ
レーム作成についての情報がシリアルコントロール信号
としてフレーム作成回路３に送られる。

多重化部２は多重化コントローラ１からのＤＭＡデータ
入力信号にもとづいて、入力データＦ／Ｆ４からの入力
データ信号の多重化を行なう。

すなわら、カウンタ２２の出力によって送信側メモリ２
１のアドレスが順次に更新され、送信側メモリ２１に格
納されている多重化パターンのデータが順次に読み出さ
れ、これがデータセレクタ２３にアドレスデータとして
入力される。そこで、データセレクタ２３は１〜ｎチヤ
ネルの入力データ信号を送信側メモリ２１からの指示に
従って選び出し、多重化を行なっていく。

このようにして多重化されたデータは、第２図（ａ）に
示すフレーム同期ビットおよびフレームコントロールビ
ットを有していない。そこで、フレーム作成回路３にお
いてフレームの作成がなされることになり、フレーム作
成後の多重化データは伝送路５を介して受信側にシリア
ルに伝送される。なお、フレーム作成が完了される毎に
フレーム作成回路３からリセット信号が出力され、これ
がカウンタ２２に与えられる。このため、送信側メモリ
２１からのデータ出力は１フレームの多重化データが伝
送される毎に繰り返されることになる（周期化される）
ので、連続してデータの多重化がなされる。

以上の通り本実施例では、送信局でどのような多重化を
行なうかは多重化コントローラ１からの指令により行な
うようにしているので、多重化の対象となるディジタル
回線が異なるものとなったり、あるいは伝送速度が異な
るものとなったりした場合にも、ハードウェアの変更を
伴うことがない。すなわら、多重化コントローラ１にソ
フトウェアとして複数種類の多重化パターンをあらかじ
め記憶しておき、かつこれによって送信側メモリ２１の
内容をソフトウェアで書き換えるようにしておくことに
より、これらの変更に容易に対応することができる。

次に、受信局の各要素の詳細は構成および機能と作用を
説明する。

分離コントローラ９は前述の多重化パターンに対応する
分離パターンを、あらかじめ複数の種類について記憶し
ている。そして、フレーム同期回路６からのシリアルコ
ントロール信号にもとづいて、この複数の分離パターン
のうちの１つの分離パターンが読み出され、ＤＭＡデー
タ入力信号として受信側メモリ８１に与えられるように
なっている。

クロック再生回路７は伝送路５を介して送られてきたシ
リアル信号からクロック信号を再生するためのもので、
これはフレーム同期回路６にクロック信号Ａとして与え
られると共に、分離部８にクロック信号Ｂとして与えら
れる。なお、クロック信号Ａはシリアル信号の回線速度
と同じものであり、クロック信号Ｂはシリアル信号の回
線速度の２倍の速度のタイミング信号である。そして、
この２倍の速度のクロック信号Ｂは後述するように、Ｊ
−に型フリップフロップ（Ｆ／Ｆ）８３により提供され
るディジタル回線に対する歯扱はりロック（第２図（Ｃ
）、（ｄ＞に図示）を作成するために用いられる。

フレーム同期回路６は伝送路５からのシリアル信号のフ
レーム同期をとるためのもので、これによってフレーム
の位相同期がとられ、そのリセット出力によってカウン
タ８４の動作が周期化される。ここで、前述の通りフレ
ーム同期回路６からはシリアルコントロール信号が出力
され、これが分離コン１〜ローラ９に与えられ、従って
受信側メモリ８１にはシリアル伝送されてきたパターン
の多重化データに応じた分離パターンが格納されている
。このため、分離パターンのデータが順次に読み出され
、これがＪ−に型Ｆ／Ｆ８３のＪ端子に与えられる。こ
こで、Ｊ−に型Ｆ／Ｆ８３のに端子は常に１″となって
いる。

受信側メモリ８１はカウンタ８４による分離パターンの
アドレス更新に応じてデータを出力するが、ｎ個のＪ−
に型Ｆ／Ｆ８３のＪ端子への出力については、いずれか
１つが１″となっている。

従って、“１″がＪ端子に入力されているＪ−に型Ｆ／
Ｆ８３のＱ端子からは、クロック信号Ｂに同期して“°
１″が出力され、これが対応する（同一チャネル内の）
出力データＦ／Ｆ８２にクロックとして与えられること
になる。そこで、フレーム同期回路６からのデータビッ
トは全ての出力データＦ／Ｆ８２のＤ端子に入力されて
いるので、出力データＦ／Ｆ８２のＱ端子からは分離さ
れたデータビットが出力されることになる。

以上の通り本実施例では、受信局でどのようなデータ分
離を行なうかは分離コントローラ９からの指令により行
なうようにしているので、多重化されたディジタル回線
が異なるものとなったり、あるいは伝送速度が異なるも
のとなったりした場合も、ハードウェアの変更を伴うこ
とがない。すなわち、分離コントローラ９にソフトウェ
アとして複数種類の多重化パターンに対応する複数種類
の分離パターンをあらかじめ記憶しておき、かつこれに
よって受信側メモリ８１の内容をソフトウェアで書き換
えるようにしておくことにより、これらの変更に容易に
対応することができる。

本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。

例えば、実施例では送信局と受信局の双方で多重化／分
離パターンをソフトウェアで変更するようにしているが
、送信局のみあるいは受信局のみでソフトウェアによる
変更をするようにしてもよい。また、カウンタやフリッ
プフロップ等については、同様の機能を実現する他の手
段で置き換えてもよい。

〔発明の効果〕

以上、詳細に説明した通り本発明に係る多重化伝送方法
では、送信局の多重化パターンおよび受信局の分離パタ
ーンの少なくともいずれか一方は、メモリに格納されて
必要に応じて書き換えられ、従って多重化伝送されるデ
ィジタル回線（ディジタル信号）の数やその伝送速度の
変更を、装置ユニットの如きハードウェアの変更を送信
側又は受信側の少なくともいずれか一方で伴なうことな
しに実現することができる。

また、本発明に係る多重化伝送装置では、送信局の多重
化コントローラは所望の多重化パターンをソフトウェア
で多重化手段に与え、受信局の分離コントローラはシリ
アル伝送されてきた多重化データに応じた分離パターン
をソフトウェアで分離手段に与えるように働き、従って
多重化伝送されるディジタル回線（ディジタル信号）の
数やその伝送速度の変更を、装置ユニットの如きハード
ウェアの変更を伴なうことなしに実現することができる
効果である。

【図面の簡単な説明】

第１図は本発明の実施例に係る多重化伝送装置の構成図
、第２図は多重化データのフレーム構成と設定例の説明
図である。 ２・・・多重化部、４・・・入力データフリップフロッ
プ（Ｆ／Ｆ）、５・・・伝送路、８・・・分離部、８２
・・・出力データフリップフロップ（Ｆ／Ｆ）、Ｊ−に
型フリップフロップ（Ｆ／Ｆ）。

Claims (1)

1. 【特許請求の範囲】 １、複数のディジタル信号を送信局で多重化してシリア
   ル伝送し、受信局で前記シリアル伝送されてきた多重化
   データを複数のディジタル信号に分離する多重化伝送方
   法において、 前記送信局での前記複数のディジタル信号の多重化を所
   定の多重化パターンに従つて行ない、前記受信局での前
   記多重化データの分離を前記所定の多重化パターンに対
   応する分離パターンに従つて行ない、 前記多重化パターンおよび分離パターンの少くともいず
   れかはメモリに格納され、かつこのメモリは書き換え自
   在であることを特徴とする多重化伝送方法。 ２、複数のディジタル信号を送信局で多重化してシリア
   ル伝送し、受信局で前記シリアル伝送されてきた多重化
   データを複数のディジタル信号に分離する多重化伝送装
   置において、 前記多重化データのフレームは、少くとも１ビットのフ
   レーム同期ビットと、少くとも１ビットのフレーム制御
   ビットと、複数ビットのデータビットとにより構成され
   、 前記送信局は、多重化パターンをあらかじめ複数種類記
   憶し、所望の１つの前記多重化パターンを出力する多重
   化コントローラと、この多重化コントローラからの前記
   多重化パターンにもとづいて前記複数のディジタル信号
   を選択して多重化し、前記複数ビットのデータビットを
   出力する多重化手段と、前記多重化コントローラからの
   コントロール信号にもとづき前記データビットに前記フ
   レーム同期ビットおよびフレーム制御ビットを付加して
   前記多重化データを作成するフレーム作成手段とを備え
   、 前記受信局は、シリアル伝送されてきた前記多重化デー
   タからクロック信号を再生するクロック再生手段と、前
   記多重化データと前記クロック信号にもとづいてフレー
   ム同期をとるフレーム同期手段と、前記多重化パターン
   に対応する分離パターンをあらかじめ複数種類記憶し、
   前記送信局からシリアル伝送されてきた前記多重化デー
   タの多重化パターンに応じた分離パターンを前記フレー
   ム同期手段からのコントロール信号にもとづき出力する
   分離コントローラと、この分離コントローラからの分離
   パターンおよび前記クロック信号にもとづいて前記多重
   化データを前記複数のディジタル信号に分離する分離手
   段とを備える ことを特徴とする多重化伝送装置。