JPS63227120A - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JPS63227120A JPS63227120A JP62060637A JP6063787A JPS63227120A JP S63227120 A JPS63227120 A JP S63227120A JP 62060637 A JP62060637 A JP 62060637A JP 6063787 A JP6063787 A JP 6063787A JP S63227120 A JPS63227120 A JP S63227120A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- lpf
- output
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000000605 extraction Methods 0.000 claims description 9
- 238000009499 grossing Methods 0.000 abstract description 2
- 238000004965 Hartree-Fock calculation Methods 0.000 abstract 3
- 230000010354 integration Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 208000035824 paresthesia Diseases 0.000 description 1
- DUGWRBKBGKTKOX-UHFFFAOYSA-N tetrafluoro(oxo)-$l^{6}-sulfane Chemical compound FS(F)(F)(F)=O DUGWRBKBGKTKOX-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は例えばコンパクト・ディスクのように再生用の
クロックは特別に記録されておらず、デジタル信号の中
に含まれるクロック成分を抽出して再生用クロックを発
生させる方式のクロワク抽出回路に関するものであるう 従来の技術 従来は再生装置からのＲＦ倍信号バイパス・フィルタ（
以後ＨＰＦと略す）で直流成分を除去した後、コンパレ
ータでデジタル信号に変換し、そのデジタル信号を抵抗
とコンデンサで構成されたローパス・フィルタ（以後Ｌ
ＰＦと略す）を通して直流化してコンパレータの比較信
号にすることによって平均的にデユーティ−６０チのデ
ジタル信号を得て、そのデジタル信号のエツジとクロッ
クを位相比較し、その出力を抵抗とコンデンサで構成さ
れたループ・フィルタを通して電圧制御発振器（以後Ｖ
ＣＯと略す）の発振周波数をコントロールして、その出
力をＡ分周してデジタル信号のエツジに同期したクロ・
ツクを発生させていた。
クロックは特別に記録されておらず、デジタル信号の中
に含まれるクロック成分を抽出して再生用クロックを発
生させる方式のクロワク抽出回路に関するものであるう 従来の技術 従来は再生装置からのＲＦ倍信号バイパス・フィルタ（
以後ＨＰＦと略す）で直流成分を除去した後、コンパレ
ータでデジタル信号に変換し、そのデジタル信号を抵抗
とコンデンサで構成されたローパス・フィルタ（以後Ｌ
ＰＦと略す）を通して直流化してコンパレータの比較信
号にすることによって平均的にデユーティ−６０チのデ
ジタル信号を得て、そのデジタル信号のエツジとクロッ
クを位相比較し、その出力を抵抗とコンデンサで構成さ
れたループ・フィルタを通して電圧制御発振器（以後Ｖ
ＣＯと略す）の発振周波数をコントロールして、その出
力をＡ分周してデジタル信号のエツジに同期したクロ・
ツクを発生させていた。
発明が解決しようとする問題点
しかしながら従来りロック抽出回路は抵抗とコンデンサ
で構成されるフィルタを用いているためＩＣ化した時、
外付は部品が多いという問題点があった。
で構成されるフィルタを用いているためＩＣ化した時、
外付は部品が多いという問題点があった。
本発明は前記問題点を解消するものでＩＣ化した時に外
付は部品が少なく、従ってＩＣのビン数も少なくできる
ため安価なりロック抽出回路を提供できるものである。
付は部品が少なく、従ってＩＣのビン数も少なくできる
ため安価なりロック抽出回路を提供できるものである。
問題点を解決するための手段
本発明は前記問題点を解決するために、デジタル信号を
平滑してコンパレータの比較信号を得るためのＬＰＦや
、位相比較器の出力に必要な振幅と位相特性を与えてｖ
ＣＯを制御するフェイズ・ロックド・ループ（以後ＰＬ
Ｌと略す）を構成するだめのループ−フィルタにスイッ
テド・キャパシタ・フィルタ（以後ＳＣＦと略す）を用
いたものである。
平滑してコンパレータの比較信号を得るためのＬＰＦや
、位相比較器の出力に必要な振幅と位相特性を与えてｖ
ＣＯを制御するフェイズ・ロックド・ループ（以後ＰＬ
Ｌと略す）を構成するだめのループ−フィルタにスイッ
テド・キャパシタ・フィルタ（以後ＳＣＦと略す）を用
いたものである。
作用
本発明はＳＣＦを用いることにより、外付けが少なく、
従ってビン数も少ないＩＣ化が可能なため安価なりロッ
ク抽出回路を構成できる。
従ってビン数も少ないＩＣ化が可能なため安価なりロッ
ク抽出回路を構成できる。
実施例
第１図は本発明のクロワク抽出回路の一実施例のブロッ
ク図である。
ク図である。
第１図において、１はＨＰＦ、２Ｕコンパレータ、３は
ＬＰＦ、４は５ｃｉｒ、ｓは位相比較器、６はＬＰＦ、
７はＳＣＦ、ａｒｉＶｃｏ、９は分周器である。
ＬＰＦ、４は５ｃｉｒ、ｓは位相比較器、６はＬＰＦ、
７はＳＣＦ、ａｒｉＶｃｏ、９は分周器である。
第２図はＳＣＦの基礎となるスイッチド・キャパシタ積
分器の回路図であり、２１と２２ｉスイツチ、２３と２
４は容量がＣ１とＣ２のコンデンサ、２６は演算増幅器
である。
分器の回路図であり、２１と２２ｉスイツチ、２３と２
４は容量がＣ１とＣ２のコンデンサ、２６は演算増幅器
である。
スイッチ２１と２２に周波数ｆ８のφ、とφ２の積分器
の係数はｆ、及びＣ２と０１の比のみで決まり、絶対値
は関係しないのでＩＣ化に適した回路である。このスイ
ッテド・キャパシタ積分器を用いて構成したフィルタが
代表的なＳＣＦであり、その他種々の構成方法がある。
の係数はｆ、及びＣ２と０１の比のみで決まり、絶対値
は関係しないのでＩＣ化に適した回路である。このスイ
ッテド・キャパシタ積分器を用いて構成したフィルタが
代表的なＳＣＦであり、その他種々の構成方法がある。
以上のように構成された本実施例のクロック抽出回路に
ついて以下その動作を説明する。
ついて以下その動作を説明する。
まず再生装置からのＲＦ倍信号ＨＰＦｌで直流成分を除
去した後、コンパレータ２に入力されデジタル信号に変
換される。そのデジタル信号はＬＰＦ３によって高周波
成分が除去されて５ＣＦ４に入力される。このＬＰＦ３
の働きは５ＣＦ４のクロック周波数のＡ以下に帯域を制
限するための折り返し防止用のＬＰＦであり、カットオ
フ周波数はあまシシビアではないのでＩＣ内の適当なコ
ンデンサと抵抗で構成される。ＳＯＦ４の周波数特性及
び構成は後述する第３図に示すものであり、低周波成分
を抽出してコンパレータ２の比較電圧とすることによっ
てコンパレータ２からは平均的にデユーティ−６０％の
デジタル信号が得られる。
去した後、コンパレータ２に入力されデジタル信号に変
換される。そのデジタル信号はＬＰＦ３によって高周波
成分が除去されて５ＣＦ４に入力される。このＬＰＦ３
の働きは５ＣＦ４のクロック周波数のＡ以下に帯域を制
限するための折り返し防止用のＬＰＦであり、カットオ
フ周波数はあまシシビアではないのでＩＣ内の適当なコ
ンデンサと抵抗で構成される。ＳＯＦ４の周波数特性及
び構成は後述する第３図に示すものであり、低周波成分
を抽出してコンパレータ２の比較電圧とすることによっ
てコンパレータ２からは平均的にデユーティ−６０％の
デジタル信号が得られる。
次にそのデジタル信号は位相比較器５に入力されて、そ
のデジタル信号のエツジとクロックを位相比較し、その
出力はＬＰＦ６によって高周波成分が除去されて５ＣＦ
７に入力される。このＬＰＦ６の働きはＬＰＦ３と同様
に５ＣＦ７のクロワク周波数のＡ以下に帯域制限するも
のである。５ＣＦ７の周波数特性及び構成は後述する第
４図に示すものであり、その出力はＶＣＯａに加えられ
てＰＬＬを構成するループ・フィルタである。７００日
の出力は分周器９で分周され捧の周波数でデユーティ−
６０％のクロックとなり、位相比較器６に入力され前記
デジタル信号と位相同期されたクロックとなる。
のデジタル信号のエツジとクロックを位相比較し、その
出力はＬＰＦ６によって高周波成分が除去されて５ＣＦ
７に入力される。このＬＰＦ６の働きはＬＰＦ３と同様
に５ＣＦ７のクロワク周波数のＡ以下に帯域制限するも
のである。５ＣＦ７の周波数特性及び構成は後述する第
４図に示すものであり、その出力はＶＣＯａに加えられ
てＰＬＬを構成するループ・フィルタである。７００日
の出力は分周器９で分周され捧の周波数でデユーティ−
６０％のクロックとなり、位相比較器６に入力され前記
デジタル信号と位相同期されたクロックとなる。
第３図＆１ｉＳＣＦ４の周波数特性の折線近似の図であ
り、ｂはその構成例である。
り、ｂはその構成例である。
第３図すにおいて、３１は第２図で示されるようなスイ
ッチドＯキャパシタ積分器でｌ、３２は加算器であり、
帰還によってａで示されるような周波数特性が得られる
。
ッチドＯキャパシタ積分器でｌ、３２は加算器であり、
帰還によってａで示されるような周波数特性が得られる
。
第４図ａは８０Ｆ７の周波数特性の折線近似の図であり
、ｂはその構成例である。
、ｂはその構成例である。
第４図すにおいて、４１け第２図で示されるようなスイ
ッチド・キャパシタ積分器、４２は加算器、４３はそれ
ぞれの入力が係数倍されて減算される減算器であり、ス
イッチド・キャパシタ積分器４１と加算器４２でＬＰＦ
が構成され、減算器４３によって比例項が加えられるこ
とによｔ）ｈのような周波数特性が得られる。
ッチド・キャパシタ積分器、４２は加算器、４３はそれ
ぞれの入力が係数倍されて減算される減算器であり、ス
イッチド・キャパシタ積分器４１と加算器４２でＬＰＦ
が構成され、減算器４３によって比例項が加えられるこ
とによｔ）ｈのような周波数特性が得られる。
発明の効果
本発明の構成によれば、ＩＣ化する時に外付は部品が極
めて少なく、かつビン数が少なくできるため安価なりロ
ヮク抽出回路が実現できるという効果がある。
めて少なく、かつビン数が少なくできるため安価なりロ
ヮク抽出回路が実現できるという効果がある。
第１図は本発明の一実施例のブロック図、第２図はスイ
ヮテド・キャパシタ積分器の回路図及びスイッチ入力波
形図、第３図は符号４で示すＳＣＦの周波数特性の折線
近似特性図及び構成図、第４図は符号７で示すＳＯＦの
周波数特性の折線近似特性図及び構成図である。 １・・・・・・ＨＰＦ、２・・・・・・コンパレータ、
３・・・・・・ＬＰＦ、４・・・・・・ｓａｙ、ｓ・・
・・・・位相比較器、７・・・・・・ＳＣＦ、８・・・
・・・ｖＣＯ１９・・・・・・分周器、３１゜４１・・
・・・・スイッチド会キャパシタ積分器、３２゜４２・
・・・・・加算器、４３・・・・・・減算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ど−Ｊ５７９．−ワテ、１」：北」圧 第 ３ 図 αノ
ヮテド・キャパシタ積分器の回路図及びスイッチ入力波
形図、第３図は符号４で示すＳＣＦの周波数特性の折線
近似特性図及び構成図、第４図は符号７で示すＳＯＦの
周波数特性の折線近似特性図及び構成図である。 １・・・・・・ＨＰＦ、２・・・・・・コンパレータ、
３・・・・・・ＬＰＦ、４・・・・・・ｓａｙ、ｓ・・
・・・・位相比較器、７・・・・・・ＳＣＦ、８・・・
・・・ｖＣＯ１９・・・・・・分周器、３１゜４１・・
・・・・スイッチド会キャパシタ積分器、３２゜４２・
・・・・・加算器、４３・・・・・・減算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ど−Ｊ５７９．−ワテ、１」：北」圧 第 ３ 図 αノ
Claims (2)
- （１）デジタル信号と抽出したクロックの位相を比較す
る位相比較器と、前記位相比較器の出力に必要な振幅と
位相特性を与えるスイッチド・キャパシタ・フィルタと
、前記スイッチド・キャパシタ・フィルタの出力に応じ
て周波数が変化する電圧制御発振器から構成されている
ことを特徴とするクロック抽出回路。 - （２）入力信号を比較電圧と比較するコンパレータと、
前記コンパレータ出力を平滑して比較電圧を発生させる
スイッチド・キャパシタ・フィルタを有し、前記コンパ
レータ出力をデジタル信号として前記位相比較器に供給
することを特徴とする特許請求の範囲第１項記載のクロ
ック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060637A JPS63227120A (ja) | 1987-03-16 | 1987-03-16 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060637A JPS63227120A (ja) | 1987-03-16 | 1987-03-16 | クロツク抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227120A true JPS63227120A (ja) | 1988-09-21 |
Family
ID=13148028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060637A Pending JPS63227120A (ja) | 1987-03-16 | 1987-03-16 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026230A1 (en) * | 1999-10-01 | 2001-04-12 | Ericsson Inc. | Pll loop filter with switched-capacitor resistor |
| CN112994682A (zh) * | 2021-05-10 | 2021-06-18 | 上海灵动微电子股份有限公司 | 基于开关电容的时钟分频器、微控制器和锁相环电路 |
-
1987
- 1987-03-16 JP JP62060637A patent/JPS63227120A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026230A1 (en) * | 1999-10-01 | 2001-04-12 | Ericsson Inc. | Pll loop filter with switched-capacitor resistor |
| JP2003517755A (ja) * | 1999-10-01 | 2003-05-27 | エリクソン インコーポレイテッド | スイッチトキャパシタ抵抗器を用いたｐｌｌループ・フィルタ |
| CN112994682A (zh) * | 2021-05-10 | 2021-06-18 | 上海灵动微电子股份有限公司 | 基于开关电容的时钟分频器、微控制器和锁相环电路 |
| CN112994682B (zh) * | 2021-05-10 | 2021-08-03 | 上海灵动微电子股份有限公司 | 基于开关电容的时钟分频器、微控制器和锁相环电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1414156B1 (en) | Apparatus for clocking digital and analog circuits on a common substrate and Method | |
| US4987373A (en) | Monolithic phase-locked loop | |
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| GB2281828A (en) | Analogue-to-digital converters and digital modulators | |
| JPH0548454A (ja) | 周波数シンセサイザ | |
| JP2005505162A (ja) | フラクショナルｎ方式周波数シンセサイザ | |
| JPH01282908A (ja) | 周波数又は位相の変調装置 | |
| JPS63227120A (ja) | クロツク抽出回路 | |
| JP2943005B2 (ja) | クロック再生回路 | |
| JP4323425B2 (ja) | 位相ロックループ回路、位相ロックループ回路を含む電子装置、及び周期信号を生成する方法 | |
| JPH05505286A (ja) | バンドパス信号用補間形ａｄ変換器 | |
| Moschytz | Inductorless filters: a survey II. Linear active and digital filters | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JPS6139645A (ja) | Ｆｍ復調装置 | |
| JP3005390B2 (ja) | フィルタ遮断周波数の自動設定回路 | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS5931901B2 (ja) | 広帯域フエ−ズ・ロツクト・ル−プ回路 | |
| JPH02170739A (ja) | タイミング・クロック再生回路 | |
| Patangia et al. | A novel switched-capacitor oscillator based on the N-path filter approach | |
| JPH0418813A (ja) | 受動三次ｐｌｌループフィルタ | |
| JPH08130751A (ja) | 信号発生回路 | |
| JPH02132919A (ja) | Ａ／ｄ又はｄ／ａ変換回路 | |
| JPH0462203B2 (ja) | ||
| JPS58137333A (ja) | Ｐｌｌ回路 | |
| JPH06291647A (ja) | 位相制御発振器 |