JPS6322591B2 - - Google Patents

Info

Publication number
JPS6322591B2
JPS6322591B2 JP58194489A JP19448983A JPS6322591B2 JP S6322591 B2 JPS6322591 B2 JP S6322591B2 JP 58194489 A JP58194489 A JP 58194489A JP 19448983 A JP19448983 A JP 19448983A JP S6322591 B2 JPS6322591 B2 JP S6322591B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
pulse
charging
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58194489A
Other languages
English (en)
Other versions
JPS59139088A (ja
Inventor
Uiriamu Bondo Hooru
Donarudo Rotsukurooa Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59139088A publication Critical patent/JPS59139088A/ja
Publication of JPS6322591B2 publication Critical patent/JPS6322591B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/60Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
    • H03K4/62Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device
    • H03K4/64Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device combined with means for generating the driving pulses

Landscapes

  • Details Of Television Scanning (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 本発明は陰極線管(CRT)英数字表示装置及
びさらに具体的にはCRTスクリーン上の英数字
のドリフトを防止する装置に関する。
CRTスクリーン上の英数字の位置が短時間で
あれ長時間であれドリフトしない事は高分解能表
示システムにとつて必要である。このドリフトは
水平偏向回路における水平同期パルスと帰線間隔
の発生間の遅延によつて生ずる。帰線間隔は偏向
ヨークと偏向ヨークに並列な帰線コンデンサより
成る安定なLC共振回路によつて決定されるので
極めて安定している。この事は水平ヨーク駆動装
置のターン・オフで生ずる帰線間隔の開始時につ
いてはあてはまらない。帰線間隔の開始時間の変
動は回路中の変化もしくは励起電圧の変化及び温
度の変化によつて生ずる飽和遅延の変化によつて
生ずる。テレビジヨンの如き一定周波数の走査シ
ステムにおいては、帰線間隔の開始時における変
動は通常位相ロツク・ループ回路によつて制御さ
れている。この様な位相ロツク・ループ回路は周
波数に依存するので、可変周波数走査の可変フオ
ーマツト英数字表示システムでは非実際的であ
る。
米国特許第4063133号は同期回路によつては調
節され得ない。帰線の開始時の変動を修正する周
波数に依存した水平偏向回路を開示している。
米国特許第4263615号は水平駆動掃引を或る範
囲の入力同期パルス幅で同期化する開ループ回路
を開示している。
従つて水平同期パルスの開始時と帰線間隔の開
始時の間に一定の遅延が保証される他の装置が望
まれる。
〔本発明の説明〕
本発明に従い、可変フオーマツトのCRT表示
システムにおける帰線間隔の開始時は周波数に依
存しない閉ループ補償回路によつて制御される。
水平同期信号の開始によつて開始される鋸歯状パ
ルスの終点が帰線間隔の開始点を決定する。鋸歯
状パルスの終点が帰線間隔の中点と比較される。
帰線パルスが終点上に完全に中心付けられている
限り、タイミングは適切である。しかしながら中
心がずれていると、回路が水平ヨーク駆動装置の
ターン・オフの遅延もしくは進みを生じて遅延の
変化を補償する様に帰線間隔の開始を修正する。
従つて本発明の目的は水平同期を保持するため
の新規な制御機構を与える事にある。
本発明に従えば、帰線パルスの開始の遅延の変
動が補償された制御機構が与えられる。
第1図及び第2図を参照するに、帰線間隔の開
始点は水平偏向ヨーク・コイル16のための駆動
トランジスタ10がオフになると共に開始する。
駆動トランジスタ10の入力はラツチ12の状
態出力から取出される。ラツチ12は第3図に詳
細に示されたセツト優位ラツチである。即ち入力
Sが上昇してラツチ12がセツトされる時はラツ
チ12はそのリセツト入力Rには完全に応答しな
い。又セツト入力Sが降下する時はラツチ12は
リセツト入力Rに与えられる比較回路の出力に応
答する。比較回路14は電流変成器50によつて
発生される、ヨーク16を流れる電流に比例する
電圧52を線54上の基準レベルと比較する。こ
の電圧が基準レベルを越える時は、比較回路14
はラツチ12のリセツト入力Rに正のレベルを与
える。セツト入力Sが降下している時は、これに
よつてラツチ12の出力が上昇してトランジス
タ10を導通させる。比較回路14への基準レベ
ルはトランジスタ10の導通が開始される必要が
ある直前にラツチ12のリセツト入力Rが出力
を上昇させ、トランジスタ10をオンに転ずる様
に設定されている。駆動トランジスタ10の導通
の終了及び帰線間隔の開始はセツト入力Sによつ
て制御される。
ラツチ12のセツト入力Sに印加される信号は
第2の比較回路18の出力である。第2の比較回
路18は水平同期パルス20に応答して正の出力
レベルを発生する。水平同期パルス20は第2の
ラツチ22のセツト入力Sに与えられ、ラツチ2
2の出力21をオフに転じ、ラツチ22のQ出
力23をオンに転ずる。出力21が降下する時
は、トランジスタ25はオフにバイアスされ、コ
ンデンサ26が充電されて、比較回路18の正の
端子における電圧を上昇させる。この電圧はラン
プ(勾配)電圧24(第2図参照)として上昇す
るので、究極的には比較回路18の負の入力の可
変基準レベルを越える。この様な事態が生ずると
比較回路18の出力は上昇して、水平非駆動パル
ス30を発生する。水平非駆動パルス30はラツ
チ12の出力を降下させ、トランジスタ10を
オフに転じて、帰線間隔を開始する。尚、第2図
から見てとれるように、回路の時定数により、帰
線パルスの発生タイミングは、非駆動パルス発生
タイミングよりもやや遅れる。ランプ電圧24は
上昇を続け、第3の比較回路32の負の入力に供
給される基準レベル29を越える様になる。基準
レベルを越えると、ラツチ22のリセツト入力R
が上昇し、Q出力上の電圧を降下させ、出力上
の電圧を上昇させる。出力が上昇すると、トラ
ンジスタ25が導通し、コンデンサ26を大地に
短絡し、ランプ電圧即ち鋸歯状電圧24を終了さ
せ、これに伴つて水平非駆動パルス30を降下さ
せる。水平非駆動パルスが降下すると、ラツチ1
2は再びそのリセツト入力Rに応答し得る様にな
り、上述のサイクルを繰返し得る様になる。
帰線間隔の半分がランプ電圧の終了前に生じ、
他の半分がランプ電圧の終了後に生ずるかぎり、
帰線間隔は水平同期パルスに関する限り適切に調
時されている。このタイミングを維持するため
に、コンデンサ27上の電圧28の大きさが上昇
もしくは降下され、水平非駆動パルス30の開始
が進められたり遅らされたりする。これは差動電
流スイツチ34を使用する事によつて達成され
る。ラツチ22のQ出力はこの差動電流スイツチ
34のトランジスタ36のベースに与えられ、ラ
ツチ22の出力はトランジスタ38のベースへ
与えられる。これ等の2つのトランジスタのエミ
ツタはトランジスタ40のコレクタに接続されて
いる。トランジスタ40は帰線コンデンサ44に
入力端子が接続される事によつて誘導される入力
電圧43をクリツプするパルス整形回路42の出
力によつて制御される。従つてパルス整形回路4
2の出力は帰線電圧が上昇する時に上昇し、帰線
電圧が降下する時に降下する。差動電流スイツチ
34のための負荷は直結電流ミラー45でありI1
=I2になる様に設計されている。ここでI2はトラ
ンジスタ36及び40が共に導通している時にコ
ンデンサ27を充電する電流あり、I1はトランジ
スタ38及び40が導通する時にコンデンサ27
を放電する電流である。
すなわち、トランジスタ36及び40がオンの
ときは、トランジスタ36に流れる電流I2が、
Vccとトランジスタ38を結ぶ経路にミラーされ
るが、このとき、トランジスタ38はオフである
ため、I2はコンデンサ27に流入して、コンデ
ンサ27が一定電流I2で充電される。
一方、トランジスタ38及び40がオンのとき
は、コンデンサ27がトランジスタ38及び40
を介してアースに接続され、コンデンサ27が一
定電流I1で放電される。
さらに、トランジスタ40がオフのときは、ト
ランジスタ36及び38のオンまたはオフに拘ら
ずトランジスタ36及び38には電流が流れな
い。従つて、電流ミラー45を構成する2つのト
ランジスタのベースに接続された点の電位が高レ
ベルのままであるためその2つのトランジスタは
導通せず、ゆえに、トランジスタ40がオフの間
にVccからコンデンサ27に充電がなされること
はない。
トランジスタ40の導通時間の中心がランプ電
圧24の降下時と一致している場合の様に、もし
電流I1及びI2の持続時間が等しければ、コンデン
サ27はわずかに充電され、そして同じ量だけ放
電されて、その初期帯電状態に復帰する。この事
は第2図の47,48で示されている。もし帰線
回路が非駆動信号30に応答する際の飽和遅延の
ために帰線の開始が遅れると、信号24の終了が
遅れて、従つて電流I2はコンデンサ26のスイツ
チングで流れなくなる迄短かい期間流れ、電流I1
はトランジスタ40が再び開かれて流れなくなる
迄対応するより長い期間流れ続ける。これによつ
てコンデンサ27の帯電量は減少され、これによ
つてランプ電圧26はほどなく線28上の電圧レ
ベルに達し、非駆動信号30の開始が進められ
る。従つて回路は平衡状態に戻り、ここで帰線動
作はランプ電圧24の降下点に中心が置かれる様
になる。上述の説明から帰線間隔の開始を進める
効果はコンデンサ27にまたがる電圧を増大さ
せ、非駆動パルス30の開始を妨げる事にある事
は明らかであろう。
水平方向の中心合せはランプ電圧24の勾配を
変化させる様に46で示された如く、R,Cラン
プ回路の抵抗器Rを調節可能にする事によつて簡
単に達成する事が出来る。この事は表示装置のス
クリーン・フオーマツト制御装置(図示せれず)
に応答する回路によつて電子工学的に達成する事
が出来る。ランプ電圧の長さ(期間)、従つて帰
線間隔の開始の遅延の調節は電流スイツチ32に
供給される基準電圧29を変化させる事によつて
達成され得る。基準電圧29を増大する事によつ
て、遅延を増大する効果が得られ、減少する事に
よつて遅延を減少する効果が得られる。基準電圧
29はランプ電圧24の長さが所望の遅延に帰線
間隔43の半分を加えたものに等しくなる様に選
択される。
【図面の簡単な説明】
第1図は本発明に従う帰線パルス同期回路の概
略図である。第2図は第1図の回路に関連する波
形図である。第3図は第1図に示されたセツト優
位ラツチの詳細な回路図である。 10……駆動トランジスタ、12,22……ラ
ツチ、14,18,32……比較回路、34……
差動電流スイツチ、42……パルス整形回路、4
5……電流ミラー、50……変成器。

Claims (1)

  1. 【特許請求の範囲】 1 (a) 同期パルスに応答してランプ電圧を発生
    するランプ電圧発生回路と、 (b) コンデンサをもち、該コンデンサの充電電圧
    を、第1の電圧レベルとする第1のレベル設定
    手段と、 (c) 上記ランプ電圧が上記第1の電圧レベルを超
    えたことに応答して、陰極線管表示装置の偏向
    コイルに与えられる帰線パルスを発生するため
    の手段と、 (d) 上記第1の電圧レベルよりも高い所定の第2
    の電圧レベルを設定するための第2のレベル設
    定手段と、 (e) 上記ランプ電圧が上記第2の電圧レベルを超
    えたことに応答して、上記ランプ電圧を立下げ
    るための手段と、 (f) 上記同期パルスの立上りに応答して、上記コ
    ンデンサを、所定電流で充電電圧が上昇するよ
    うに充電され得る第1の状態にし、上記ランプ
    電圧が上記第2の電圧レベルを超えたことに応
    答して、上記コンデンサを、上記所定電流で充
    電電圧が下降するように放電し得る第2の状態
    に設定するための充放電設定手段と、 (g) 帰線パルスの発生に応答して上記コンデンサ
    の充電または放電を可能ならしめ、該帰線パル
    スの終了に応答して上記コンデンサの充電また
    は放電を停止させるように上記充放電設定手段
    を制御するための手段とを具備し、 以て、上記同期パルスの立上り後上記帰線パル
    スが発生するまでは上記コンデンサの充電または
    放電を停止させ、上記帰線パルスの発生後上記ラ
    ンプ電圧が上記第2の電圧レベルリを超えるまで
    は上記コンデンサを、上記所定電流で充電電圧が
    上昇するように充電し、上記ランプ電圧が上記第
    2の電圧レベルを超えた後は上記コンデンサを、
    上記所定電流で充電電圧が下降するように放電さ
    せ、その後の上記帰線パルスの終了に応答して上
    記コンデンサの充電または放電を停止させること
    により、上記ランプ電圧が上記第2の電圧レベル
    を超えるタイミングに対する上記帰線パルスの発
    生及び終了タイミングに応じて、上記コンデンサ
    の充電電圧としての上記第1の電圧レベルを変化
    させ、これにより上記帰線パルスの発生タイミン
    グを制御することを特徴とする帰線パルス発生タ
    イミング制御回路。
JP58194489A 1983-01-26 1983-10-19 帰線パルス発生タイミング制御回路 Granted JPS59139088A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US461076 1983-01-26
US06/461,076 US4547710A (en) 1983-01-26 1983-01-26 Cathode ray tube display horizontal deflection system with delay compensation

Publications (2)

Publication Number Publication Date
JPS59139088A JPS59139088A (ja) 1984-08-09
JPS6322591B2 true JPS6322591B2 (ja) 1988-05-12

Family

ID=23831122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58194489A Granted JPS59139088A (ja) 1983-01-26 1983-10-19 帰線パルス発生タイミング制御回路

Country Status (4)

Country Link
US (1) US4547710A (ja)
EP (1) EP0115037B1 (ja)
JP (1) JPS59139088A (ja)
DE (1) DE3381373D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1204395B (it) * 1986-06-18 1989-03-01 Sgs Microelettronica Spa Circuito regolatore di fase,in particolare di fase orizzontale per visualizzatori di dati
AR242503A1 (es) 1986-07-21 1993-04-30 Lego As Ferrocarril a cremallera de juguete, vehiculo motriz a vias para el mismo.
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
US5455493A (en) * 1993-10-04 1995-10-03 Zenith Electronics Corporation Multisync horizontal drive generator
KR100218011B1 (ko) * 1996-10-17 1999-09-01 윤종용 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로
WO2000046924A1 (en) * 1999-02-05 2000-08-10 Koninklijke Philips Electronics N.V. Driving a switching transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970894A (en) * 1973-09-03 1976-07-20 Matsushita Electric Industrial Co., Ltd. Deflection system
NL7714033A (nl) * 1977-12-19 1979-06-21 Philips Nv Televisie-ontvanger met een lijnsynchroniseer- schakeling.
US4292654A (en) * 1979-12-20 1981-09-29 Rca Corporation Deflection system and switched-mode power supply using a common ramp generator
US4317133A (en) * 1980-09-29 1982-02-23 Rca Corporation Two-loop horizontal AFPC system
US4400653A (en) * 1982-03-24 1983-08-23 Tektronix, Inc. Resonant scan deflection circuit with flyback voltage limiting
US4400652A (en) * 1982-05-03 1983-08-23 Squibb Vitatek, Inc. Magnetic deflection sweep amplifier with intelligent flyback

Also Published As

Publication number Publication date
EP0115037A3 (en) 1987-02-04
DE3381373D1 (de) 1990-04-26
EP0115037B1 (en) 1990-03-21
JPS59139088A (ja) 1984-08-09
EP0115037A2 (en) 1984-08-08
US4547710A (en) 1985-10-15

Similar Documents

Publication Publication Date Title
US5394020A (en) Vertical ramp automatic amplitude control
US4686432A (en) Vertical deflection circuit for electron beams in picture tubes
JPH0249074B2 (ja)
JPS6322591B2 (ja)
JP3384825B2 (ja) ビデオ表示器偏向装置
JPH06105180A (ja) テレビジョン偏向装置
JP2978856B2 (ja) 水平走査パルス信号制御回路
KR0137274B1 (ko) 비디오 표시장치의 수직 편향회로
US4362974A (en) Commutated switched regulator with line isolation for transistor deflection
US3628164A (en) Frame time base for television receivers
JP3520096B2 (ja) ビデオ表示器偏向装置
JPS6141338Y2 (ja)
US3848155A (en) Crt linear sweep control circuit
JP3840648B2 (ja) ビデオ表示装置
KR820000207B1 (ko) 시간 교정 수평 편향 회로
US4990834A (en) Line deflection circuit arrangement for a picture display device
JP3284501B2 (ja) 高圧安定化回路
US4126815A (en) Delayed kinescope blanking pulse generator
US6320332B1 (en) Raster distortion correction circuit
US3435282A (en) Self-oscillating deflection generator
JPH0670192A (ja) ビデオ表示器偏向装置
FI62443B (fi) Avlaenkningssystem med oeveravsoekningsskydd
JP2535851B2 (ja) 鋸歯状波信号発生回路
JPH0779357A (ja) 水平偏向システム
US3983451A (en) Scan control circuit for a video terminal display device using feedback to control synchronization