JPS63225848A

JPS63225848A - 計算機システム

Info

Publication number: JPS63225848A
Application number: JP62058924A
Authority: JP
Inventors: Shigeki Shibayama; 柴山　茂樹; Hiroshi Sakai; 浩酒井
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1987-03-16
Filing date: 1987-03-16
Publication date: 1988-09-20
Also published as: JPH0525341B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）データベース処理を並列処理の技術を用いて高速化させ
ようとする試みは古くから行われてきた。これらの中に
は、ディスク装置の各ヘッド毎にプロセッサを配置し、
ディスク装置の読出しとプロセッサにおける処理とをオ
ーバーラツプさせて処理の高速化を図ろうとする試みも
あるが、この方法は単純な検索処理には有効であっても
、関係代数でいう“ＪＯＩＮ″などの複数のデータベー
スを扱うには適さず、かつディスク装置の改造を伴うの
でコスト的に不利であるという問題があった。

一方、より現実的な方法として２次記憶装置には通常の
磁気ディスク装置を用い、プロセッサのみを複数にして
データベース処理を並列化する方法も知られている。し
かしながら、この方法では、データベースを格納してい
るディスク装置の転送速度が改善されない限り、全体の
処理速度はディスクからの読出し速度によって抑えられ
てしまい、高速のプロセッサを多数用意しても、それら
が有効に生かされないという問題があった。

そこで、このディスク装置のＩ／Ｏ／Ｏ０プロ？Ｘクキャッシュシステムが提案されている（　Ｔａｎａ
ｋａ。

Ｙ、、”Ａ　　Ｍｕｌｔｌｐｏｒｔ　　Ｐａｇｅ−Ｍｅ
ｍｏｒｙ　Ａｒｃｈｉｔｅｃｔｕｒｅａｎｄ　Ａ　Ｍｕ
ｌｔｉｐｏｒｔ　Ｄｉｓｋ−Ｃａｃｈｅ　Ｓｙｓｔｅｍ
″、　　Ｎｏｖ他方のクラスのポートにはディスク制御
装置経由で磁気ディスク装置を接続したものとなってい
る。

このシステムでは、マルチポートベージメモリがベージ
単位で任意のポートからの並列な読出しを可能にするの
で、ディスク装置のＩ／Ｏ／Ｏ０向上させることができ
、この結果、処理の高速化を図ることができる。

しかしながら、このシステムでは、ディスク装置とプロ
セッサの台数の割合いが固定されているため、ディスク
とプロセッサの使用状況に応じたポートの柔軟な割当て
ができないという欠点があった。

また、このシステムでは、プロセッサとディスク制御装
置のインタフェースが異な７ているため、これに応じて
ポートの異なる２種類のマルチポートベージメモリを用
意するか、ディスク制御装置のインタフェースをプロセ
ッサ用ポートニ接１ｆｃ　Ｌ。

ｉするように改造しなければならなかった。

（発明が解決しようとする問題点）るという問題があった。

本発明はかかる問題点に鑑みなされたもので、ディスク
装置のＩ／Ｏ／Ｏ０向上化が図れるマルチポートベージ
メモリの長所を生がし、ポート割当ての柔軟性が高く、
かつハードウェアの改造を必要とすることなしに処理速
度の向上化が図れる計算機システムを提供することを目
的とする。

［発明の構成］（問題点を解決するための手段）本発明は、マルチポートベージメモリの各ポートに以下
のように構成された複数のプロセッサシステムを接続し
たことを特徴としている。

即ち、プロセッサシステムは、プロセッサと、このプロ
セッサの主記憶であるローカルメモリと、データベース
を格納するディスク装置と、前記プロセッサ及び前記デ
ィスク装置と前記ポートとの間に設けられたバッファと
、前記プロセッサと前記ディスク装置の前記ポートに対
する選択的な入出力制御を司るＩ／Ｏ制御手段とを備え
ている。

（作用）本発明によれば、データ処理を行うプロセッサと、デー
タベースを格納するディスク装置とがバッファを介して
１つのポートに接続されているので、ディスク装置のＩ
／Ｏ処理が必要な時には、例えば全てのディスク装置と
マルチポートベージメモリとの間でバッファを介してＩ
／Ｏ処理が行なえ、また、マルチポートページメモリに
データが揃ってプロセッサでの処理に重点が移ってきた
場合には、バッファを介して接続されたプロセッサを最
大限に利用して並列処理を行うことができる。また、そ
の他の場合は、一部のポートにディスク装置のＩ／Ｏボ
ートとしての動作をさせ、一部のポートにプロセッサの
ポートとしての動作をさせることが可能である。

従って、本発明によれば、マルチボートページメモリに
接続された機器の実行状態に応じて各ボートをプロセッ
サ及びディスク装置に柔軟に割当てることができ、マル
チポートベージメモリを最大限に利用した高速処理が可
能である。また、この発明では、ディスク装置からのデ
ータを一部バッファに落とし、プロセッサシステムに共
通のＩ／Ｏ制御手段によりデータをボートページメモリ
に格納するようにしているので、ディスク装置の身ンタ
フーース部分を改造する必要はない。

、１（実施例）第１図に本発明の一実施例に係る計算機システムの概略
構成を示す。

このシステムは、マルチボートページメモリ１と、この
マルチポートベージメモリ１の各ボートに接続された複
数のプロセッサシステム２とで構成されている。

マルチポートページメモリ１は、ボートを切替え制御す
るネットワーク３と、このネットワーク３を介して各ボ
ートに接続された複数のメモリバンク４と、システム全
体の制御を司るシステム制御手段としての制御装置５と
で構成されている。

ネットワーク３のプロセッサシステム２との接続及びメ
モリバンク４のアクセスシーケンスはマルチボートベー
ジメモリーの動作によって規定されており、制御装置５
の制御下にある。マルチボートベージメモリリ２は、こ
の点においてメモリバンクとプロセッサとが結合されて
いるマルチプロセッサとは異なっている。

また、各プロセッサシステム２は、第２図に示すように
構成されている。即ち、システムバス６、ま−またデー
タベースを格納するディスク装置９がデーイスク制御装
置／Ｏを介して接続されている。また、上記システムバ
ス６とマルチポートベージメモリーの各ボートとの間に
は、各ボートとシステムバスとの間の入出力制御を司る
ボートインタフェース１１が接続されている。上記ボー
トインクフェース１１は、例えば第３図に示すように、
バッファとしてのデュアルポートメモリ１２と、このデ
ュアルポートメモリ１２とボート制御装置１３とから構
成されている。デュアルポートメモリ１２は、プロセッ
サ側とマルチボートページメモリ側からの同時アクセス
を可能にするもので、例えばＶＬＳＩ　Ｔｅｃｈｎｏｌ
ｏｇｙ社（１／Ｏ９Ｍｃｋａｙ　Ｄｒｌｖｅ。

Ｓａｎ　Ｊｏｓｅ、　ＣＡ、　ＵＳＡ　）のＶＴ２１３
０等がある。このようにデュアルポートメモリを用いる
と容易にダブルバッファを構成することができる。

このように構成された、計算機システムにおいて、プロ
セッサシステム２の中心であるＣＰＵ７は、磁気ディス
ク装置９のＩ／Ｏ処理が必要な時は、磁気ディスク装置
９のＩ／Ｏ制御手段として働く。つまり、磁気ディスク
装置９のデータをマ：Ｌｊ７％、、ｊ、インターフェース１１を介してデータをマ
ルチポートベージメモリ１に送る。ここで、ボートイン
タフェース１１のバッファ（デュアルポートメモリ１２
）をダブルバッファにすれば、磁気ディスク装置９から
ボートインタフェース１１のバッファへの転送と、この
バッファからマルチポートページメモリ１への転送とを
パイプライン化することが可能であり、マクロ的にみれ
ば磁気ディスク装置９か６のデータの転送速度で磁気デ
ィスク装置のデータをマルチポートページメモリ１に転
送できる。したがってシステムとして最大の１／Ｏ速度
はマルチボートベージメモリ１１の全てのボートがＩ／
Ｏ動作をするときに得られる。

一方、マルチポートベージメモリ１にデータが揃って処
理のフェーズになると、ボートに接続された全てのＣＰ
Ｕを最大限に活用でき、アクセスコンフリクトの無いマ
ルチポートベージメモリ１の特性を利用して高速の処理
を可能にする。勿論、通常の場合は、一部のボートが磁
気ディスク装置９のＩ／Ｏポートとして動作をし、一部
のポートえば次のようになる。データベースは各プロセ
ラｔサイステム２に備えられた磁気ディスク装置９に二ｊ分、散して格納されている。データベースへの問合わせ
が到来すると、その処理に必要なデータの一部について
は、マルチポートベージメモリーのキャッシュ機能によ
って予めマルチポートページメモリーに格納されている
が、その他は磁気ディスク装置９から読出さなければな
らない。制御装置５はそれを判別し、ｌ／Ｏ（読出し）
の必要な磁気ディスク装置９が接続されたボートのＣＰ
Ｕ７に起動指令を与える。起動指令が与えられたＣＰＵ
７は磁気ディスク装置９を起動して必要なデータの読出
しを行わせる。一方、データベース処理が可能なＣＰＵ
７はマルチポートページメモリーをアクセスして必要な
処理を行う。この後、ｌ／Ｏ（読出し）の起動を終了し
たＣＰＵ７も、データベース処理に参加する。処理結果
が得られ、それらを磁気ディスク装置９に書込むことが
必要になったら、再び一部のＣＰＵ７は１／Ｏ（書込み
）に従事する。

このように、とのＣＰＵ７をＩｌｏに従事させ、どのＣ
ＰＵ７を処理に従事させるかについては、種々の制御戦
略が可能である。システム制御手段、埼されたＣＰＵ７
をその用途に充てても良い。

−〜ゝ次に、第４図及び第５図に示す例に沿って本計算機シス
テムのデータベース処理についてさらに詳細に説明する
。なお、この例では特にプロセッサシステム１が４台（
Ｐ　Ｓ　ａ　−Ｐ　Ｓ　ｄ　）である場合について考え
る。

まず、システムのデータベース検索の問合わせが到着す
ると、図示しない制御装置がその問合わせを解釈し、必
要なページを求める。検索は、単純な選択演算であると
する。この場合、必要なページをプロセッサで選択処理
しなければならない。

第４図に、この例において必要なページの分布を示す。

ＰＳａの磁気ディスク装置には、ページ■が格納されて
いるので、ＰＳａは、このページを磁気ディスク装置か
ら読出し、自分自身または他のプロセッサでこれを処理
させる必要がある。

ＰＳｂには、ページ■と■とが格納されているので、Ｐ
Ｓａの磁気ディスク装置９からこのページを読出し、い
ずれかのＣＰＵ７で処理する必要がある。同様に、ＰＳ
ｃは、ページ■、■、■を読み出さなくてはならない。

ＰＳｄの磁気ディスク、−！ｉが始まる前の読出によっ
て、マルチポートページメモリ１の中にキャッシュ効果
により存在している。

第５図に各プロセッサシステムＰＳａ−ＰＳｄの動作例
を示す。図の横軸の数字は、マルチポートベージメモリ
１の動作サイクルを表す。各欄のＤＲはディスクリート
を示す。例えばＰＳａの第１サイクルのＤＲ■は、ペー
ジ■をＰＳａの磁気ディスク装置から読出すことを示し
ている。ＭＲはマルチボートベージメモリ１からのリー
ド動作を表す。同じ欄のＭＲ■は、ページ■をマルチポ
ートページメモリ１にリクエストし、リードしているこ
とを示す。一般にマルチポートページメモリ１はページ
のアクセスに１サイクルの読出し時間を要するので、リ
クエストを出したサイクルから数えると、１ページの読
出しには２サイクルを要することになる。第１のサイク
ルでは磁気ディスク装置９をアクセスする必要のあるＣ
ＰＵ７は全て磁気ディスク装置９へのアクセスを開始す
る。

同時に、一般に磁気ディスク装置９のアクセスは、シー
ク時間、回転待ち時間等のオーバヘッドで数−゛ボートページメモリ１に読込み要求を送出する。

各ＣＰＵ７は、適当なプロセッサ割付はアルゴリズムに
従って並列にマルチポートページメモリ１をアクセスし
てベージ単位の処理を進める。磁気ディスク装置９から
ローカルメモリ８へのデータ読出しが完了すると、これ
を自分で処理する場合には、ＣＰＵ７はそのページの処
理をそのようにスケジューリングする。また、他のＣＰ
Ｕ７に任せる場合には、そのページデータの処理の方法
は、通常のマルチプログラミングの手法を用いて容易に
実現できる。

第５図のＰＳａの動作を追うと、次のように動作してい
ることが分る。

まず、ＰＳａは、自分自身の磁気ディスク装置９からペ
ージ■を読出さねばならないので、磁気ディスク装置９
のリード要求をディスク制御装置／Ｏに出力する（ＤＲ
■）。この要求の送出自体は時間をあまり必要としない
ので、マルチポートページメモリ１の同一サイクルの中
に、データ処理のための読込み要求をマルチポートペー
ジメモ雪の指定は制御装置５から送られてくる。第２サ
イクルで、ページ■の読出しが完了すると、第３サイク
ルと第４サイクルでは、読込まれたページ■のデータに
対して指定された選択処理を行う。

選択処理に２サイクルを要するのは一つの例である。ペ
ージ■が処理されたので、その結果をマルチポートペー
ジメモリーに書込むため、第５サイクルでページ■′の
書込み要求を出す　（ＭＷ■′）。書込み時にもマルチ
ポートページメモリーは１サイクルのディレィ時間が必
要なので、第６サイクルに実際の書込みが行われる。第
７サイクルでＰＳａでのページ■の読出しが完了するの
で、第８サイクルでは、その処理を行う。ここでは、自
分自身で読出したデータを、マルチポートページメモリ
ーに転送せずにローカルに処理する選択をしている。第
８サイクルでは、同時に次に処理すべきページ■を空い
たバッファに取込むように読込み要求を出している（Ｍ
Ｒ■）。以下、同様に適切なスケジューリングによって
マルチポートページメモリーからのページの読込みと処
理、二を終了するプロセッサシステム（この例ではＰＳ
ｃ）によって規定される。全体ができるだけ均等に処理
を分担するようにスケジューリングを行えば処理時間の
最小化を図ることができる。このような処理時間を最小
化するスケジューリングアルゴリズムとして、例えば処
理されるべきページのキューを管理し、空いたプロセッ
サには、キューの中にある一つのページの処理を割当て
るなどの方法が考えられる。通常の場合、各プロセッサ
システムは、マルチタスクのオペレーティングシステム
を利用して制御することが可能なので、磁気ディスク装
置へのＩ／Ｏ要求を処理するタスクやページの処理を行
うタスクを並行して動作させることにより、効率良く各
タスクを動作させることができる。

［発明の効果コ以上のように、本発明によれば、ディスク装置のＩ／Ｏ
速度を向上させるマルチポートページメモリを効果的に
使用して処理の高速化を図るとともに、マルチポートペ
ージメモリの各ポートにバｙ’、１７・を介してブ°ゞ
°・すとディ８り装置とを摺割Ｉ当てを変更しているの
で、ポート接続の柔軟性を確保でき、使用状況を均一化
できる。しかも本」皐りにデータが取込まれるので、デ
ィスク装置のインタフェース部分を改造する必要はない
。

【図面の簡単な説明】

第１図は本発明の一実施例に係る計算機システムの概略
構成を示すブロック図、第２図は同システムにおけるプ
ロセッサシステムの詳細ブロック図、第３図は同プロセ
ッサシステムにおけるポートインタフェースの詳細ブロ
ック図、第４図及び第５図は同計算機システムの処理の
流れをそれぞれ説明するための図である。１・・・マルチポートベージメモリー２・・・プロセッ
サシステム、３・・・ネットワーク、４・・・メモリバ
ンク、５・・・制御装置、６・・・システムバス、７・
・・ＣＰＵ、８・・・ローカルメモリ、９・・・磁気デ
ィスク装置、／Ｏ・・・ディスク制御装置、１１・・・
ポートインタフェース、１２・・・デュアルポートメモ
リ、１３・・・ポート制御装置。出願人　工業技術院長　飯塚幸三第２図　　　　　第３図

Claims

【特許請求の範囲】

（１）複数のポートを有し、ページ単位でそれらのポー
トからの並列アクセスを許容するマルチポートページメ
モリと、このマルチポートページメモリの各ポートに接
続される複数のプロセッサシステムと、これらを制御す
るシステム制御手段とからなり、前記プロセッサシステ
ムは、プロセッサと、このプロセッサの主記憶となるロ
ーカルメモリと、データベースを格納するディスク装置
と、前記プロセッサ及び前記ディスク装置と前記ポート
との間に設けられたバッファと、前記プロセッサと前記
ディスク装置の前記ポートに対する選択的な入出力制御
を司るＩ／Ｏ制御手段とを具備したものであることを特
徴とする計算機システム。
（２）前記システム制御手段は、前記マルチポートペー
ジメモリに設けられた専用の制御手段であることを特徴
とする特許請求の範囲第１項記載の計算機システム。
（３）前記システム制御手段は、少なくとも一つの前記
プロセッサシステムであることを特徴とする特許請求の
範囲第１項記載の計算機システム。
（４）前記バッファは、デュアルポートメモリであるこ
とを特徴とする特許請求の範囲第１項記載の計算機シス
テム。
（５）前記Ｉ／Ｏ制御手段は各プロセッサシステムを構
成する前記プロセッサであることを特徴とする特許請求
の範囲第１項記載の計算機システム。