JPS6322469B2

JPS6322469B2 -

Info

Publication number: JPS6322469B2
Application number: JP56100652A
Authority: JP
Inventors: Okio Yoshida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-06-30
Filing date: 1981-06-30
Publication date: 1988-05-12
Also published as: JPS583273A

Description

【発明の詳細な説明】本発明は光導電体と自己走査機能を有する素子
とを組み合わせた複合形固体撮像素子に係り特に
光導電体にアモルフアス・シリコンを用いた複合
形固体撮像素子に関する。

現在固体撮像素子の発展は目覚ましいが、従来
モノリシツクのシリコン素子と考えられていた固
体撮像素子に光導電膜を上部に配置した複合形固
体撮像素子も開発されている。この複合形固体撮
像素子では従来のモノリシツク固体撮像素子は自
己走査機能を有した素子として使い、光電変換は
上部の光導電膜で行なわれており、走査部と光電
変換部から構成された素子である。光導電膜には
光導電形撮像管の光導電ターゲツト材料を中心に
種々の材料が使用されている。その中で特に注目
されるのはアモルフアス・シリコン膜である。他
の材料はSb₂S₃，（Cd，Zn）Te，As―Se―Te系
などのようにシリコン素子の製造工程には余りな
じみのない族の材料が含まれているのに対し
て、アモルフアス・シリコンは材料的に同一であ
るため、従来の製造工程にもとりいれやすい利点
があるからである。

一方、現在、SiO₂やSi₃N₄のような非晶質絶縁
物上に、単結晶膜や良質の多結晶膜を成長させる
試みが発表されている。例えば、Appl.Phys.
Lett.，Vol.35，No.1，pp71―74，July1.1979
“Crystallographic orientation of sillicon on
an amorphous substrate using an artificial
surfacerelief grating and laser
crystallization”には、非晶質絶縁基板表面に周
期的な微細な溝を設け、デポジツトしたSi結晶膜
の結晶軸を制御し、単結晶を成長させることが示
されている。

第１図は従来の複合形固体撮像素子の一実施例
を示す。即ち、例えばＰ型半導装基板１上に
MOS電界効果トランジスタのドレイン及びソー
スに相当したN⁺層２，３が設けられる。ここで
第１のN⁺層２は信号電荷読出し線であり、第１
のN⁺層２と第２のN⁺層３間にゲート酸化膜４を
介してゲート電極５が設けられる。このゲート電
極５には信号電荷を読出す際、ゲート電極５下の
半導体基板１表面を導通状態にせしめる電圧が印
加される。第２のN⁺層３に接続して例えばアル
ミニウム（Al）による電極６が設けられる。こ
のAl電極６は第１のN⁺層２、ゲート電極５上を
も覆うがごとく形成されている。第１のN⁺層２
と第２のN⁺層３そしてゲート電極５で形成され
ているMOS電界効果トランジスタの周囲には厚
い酸化膜９―１，９―２が形成されている。この
酸化膜９―１，９―２、そして前記Al電極６上
にはアモルフアス・シリコンなどの光導電体層７
が形成されている。そしてこの光導電体層７上に
透明電極８が形成される。

この光導電膜７にアモルフアス・シリコンが用
いられた場合に膜の欠陥やピンホールがあると透
明電極８とアルミニウム電極６との間で、電気的
短絡が起りやすく、映像信号では白キズが生じた
り、あるいは動作不能となつてしまう。従つて大
面積に透明電極を形成するため、縦方向の膜の欠
陥は問題である。

本発明は上記点に鑑みなされたもので、自己走
査機能部を有する半導体基板と、この自己走査機
能部に沿つて形成された信号電荷蓄積領域と、前
記半導体基板に形成された絶縁層と、この絶縁層
に開口部を設け前記信号電荷蓄積領域と電気的に
結合された非単結晶シリコン層と、この非単結晶
シリコン層に隣接して設けられた第１導電層とを
具備することによつて、従来薄い膜を使用してい
たため発生していたピンホールや欠陥による電極
間の短絡を防止し、歩留が向上した複合形固体撮
像素子。

以下、図面を参照して本発明を実施例に基き詳
細に説明する。

第２図は本発明に係る複合形固体撮像素子の一
実施例である。

尚、以下第１図と同一箇所には同一符号を付し
て説明する。まず、Ｐ型半導体基板１上にMOS
電界効果トランジスタのドレイン及びソースに相
当したN⁺層２，３が設けられる。ここで第１の
N⁺層２は信号電荷読出し線であり、第１のN⁺層
２と第２のN⁺層３間にゲート酸化膜４を介して
ゲート電極５が設けられる。このゲート電極５に
は信号電荷を読出す際、ゲート電極５下の半導体
基板１表面を導通状態にせしめる電圧が印加され
る。第２のN⁺層３に接続してアルミニウム
（Al）などの電極に代わつてモリブデンなどの電
極１１を従来より小さく形成する。第１のN⁺層
２と第２のN⁺層３そしてゲート電極５で形成さ
れているMOS電界効果トランジスタの周囲には
厚い酸化膜９―３，９―４が形成されている。

酸化膜を形成した後に、その一部に例えば深さ
0.1μｍ、ピツチ3.8μｍの溝１０を形成しておく。
次に、前記電極１１上にアモルフアス・シリコン
膜７を例えばSiH₄の熱分解により610℃の温度に
て化学気相成長（CVD）法により形成する。こ
のアモルフアス・シリコン膜としては、出来る限
り高抵抗のものが良く、例えば光導電形撮像管の
ターゲツトの条件である10¹²Ω―cmに近いものが
望まれるが、後述するように横方向伝導を使うの
で10¹⁰Ω―cm前後でも良く、場合によつては10⁶Ω
―cm程度でも良い。全面にアモルフアス・シリコ
ン膜を形成した後に、溝１０が形成されている部
分にレーザー光をレンズで絞つて照射する。照射
によつて溝１０のアモルフアス・シリコンが多結
晶シリコンに変化する。レーザー光照射を位置精
度の制御を良くして、何回か繰り返し、多結晶シ
リコンをさらに単結晶シリコン１２に変化する。

第３図は第２図に示す固体撮像素子の平面概略
図である。第３図において電極１１を点線で示し
てある。

図に示すように、あらかじめ溝を縦横に形成し
ておき、これに沿つてレーザー光照射を行なう
と、単結晶シリコン１２も縦横に形成される。ア
モルフアス・シリコン膜７の一部をレーザー光照
射により単結晶シリコン１２に変えた後に、この
単結晶シリコンに従来の透明電極のかわりとして
電圧を印加する。

第２図及び第３図の構成と配置することによつ
てアモルフアス・シリコン膜に入射した光により
励起されたキヤリヤは主として垂直方向に動く。
第１図の従来構成と異なり、主として、膜中を横
ないし斜め方向に動いて各電極に到達する。以
後、このキヤリヤの動きを横方向伝導と名付けて
おく。

第２図の構成によれば、従来の第１図のような
薄い膜でのピンホールや欠陥による電極間の短絡
は皆無に出来るので、歩留りが向上する利点があ
り、さらに動作上も安定となり寿命ものびる利点
がある。また、形成する材料はアモルフアス・シ
リコン膜で良く、透明電極を用いる必要が無いの
で、工程が少なくなる。なお、工程として増える
溝の形成は電極１１のためのコンタクト・ホール
形成にあわせてやつても良い。

上述したように、アモルフアス・シリコン膜の
大部分を光電変換膜、一部を変換して電極として
光電変換部を構成する。アモルフアス・シリコン
膜から変換する単結晶シリコン電極部は電圧をア
モルフアス・シリコン膜に印加し、キヤリヤを集
める役目をするので、特に単結晶シリコンである
必要は無く、適当な導電率をもつた多結晶シリコ
ンでも良い。また両者が混合した中間の状態でも
良い。

従つて、レーザー光照射の回数は何回も精度良
く、位置決めをして実施する必要は無く、出力を
高めて一回の照射でも目的を達する事が出来る。

なお、電極は実施例では縦横に格子状に形成し
たが、これに限らず一方向だけの縞状のものでも
良い。また、レーザー光の照射の走査が可能であ
る場合にはもつと複雑なパターンで電極を構成し
ても良い。

横方向伝導による光電変換を利用する場合に、
従来の縦方向に比べて電界強度が弱まり、効率が
劣化する事が心配される。しかし、多画素の素子
で画素が小さくなる方向では、それ程心配する事
は無く、逆にシリコン・チエツクの縮少や多画素
化では有利になる。

上記実施例では、酸化膜上に溝を形成した例を
述べたが、第４図に示す如く第１のN⁺層２につ
ながる信号電荷読み出し線の上部の酸化膜にある
凹凸を利用して、この部分をレーザー光により照
射し、多結晶あるいは単結晶のシリコンに変換し
た構成をとつても良い。MOS形の走査部を用い
ている場合には、XYの信号読み出し線上に上記
のような光電変換膜用の電極を形成する事ができ
る。

上記実施例では、透明電極を多結晶または単結
晶シリコンで形成した例を述べたがこれに対向す
る電極にも同様の構成を適用できる。

第５図に示すように、第２図にて説明した構成
を形成するが電極１１は形成せずに、全面に薄く
アモルフアス・シリコン膜を形成し、電極として
必要な部分にスポツト状にて、レーザー光照射を
行ない、多結晶あるいは単結晶シリコンの電極１
３に変える。この後、さらに厚くアモルフアス・
シリコン膜を形成し、電極１２を同様の方法で形
成する。

第６図は他の実施例を示す。

第５図で説明した薄いアモルフアス・シリコン
形成を省いて、全面に厚い膜を形成する。この後
に、対向電極となる部分をスポツト状にてレーザ
ー光照射して電極１４とする。電極１２は既に説
明したように格子状あるいは縞状に形成する。こ
の構成にすると、光電変換のアモルフアス・シリ
コン膜の有効面積が減少し、感度が落ちる欠点は
あるが、工程が簡単になる事、および横方向の電
界が表面附近でも十分な強度となり、短波長側の
感度は逆に増加できる利点がある。

なお、第５図および第６図にて、アモルフア
ス・シリコン膜の特性によつては、第２のN⁺層
３への接続に金属電極や多結晶あるいは単結晶シ
リコンの電極を必要としない場合もある。

上記実施例はMOS形の走査部の例について述
べたが、他の形成の走査部にも適用できる。例え
ば、インターライン転送形CCDの実施例につい
て以下に述べる。

第７図は、インターライン・トランスフアー方
式のCCDからなる走査部との組み合わせである。
２ケの画素を示す。第７図に示すようにｐ型Si基
板２１には埋込みチヤンネルn^-層２２、オーバ
ー・フロー・ドレイン（Ｏ・Ｆ・Ｄ）のn⁺層２
３、チヤンネル・ストツパ（Ｃ・Ｓ）のp⁺層２
５、ゲート酸化膜２６、第１層目poly―Si電極２
７、酸化膜２８、第２層目poly―Si電極２９、
CVD酸化膜３０が形成されている。

そして感光部はこのＰ型Si基板２１上にｎ型の
拡散層３７として形成され、該ｎ層３７とＯ・
Ｆ・Ｄのn⁺層２３の間のオーバー・フロー・コ
ントロールゲート（Ｏ・Ｆ・Ｃ・Ｇ）３８はn^-
層からなり、これが電位バリヤーとなつている。
一方、CVD酸化膜３０上には例えばAl電極３２
が形成されるが、Ｏ・Ｆ・Ｃ・Ｇのn^-層３８の
上部にもAl電極３２が設けられ、該Al電極３２
によつてＯ・Ｆ・Ｃ・Ｇのn^-層３８の電位の高
さを所定の値にコントロールすると同時に、光シ
ールドの役目も持たせている。この図の場合、光
入射が行なわれ、これにより生成された信号電荷
は、走査部のｎ層３７により形成される電位の井
戸に蓄積される。そしてこの蓄積された信号電荷
は、トランスフアー・コントロール・ゲート
（Ｔ・Ｃ・Ｇ）３６を通して読み出される。

一方、強烈な入射光により、過剰な信号電荷が
生成した時には、Ｏ・Ｆ・Ｄ２３にこの信号電荷
を排除出来る様に、Al電極３２に適当な電圧を
印加しておくことにより、Ｏ・Ｆ・Ｃ・Ｇのn^-
層３８の電位の高さを最適な状態にすることがで
きる。なお、Al電極の代わりにMo電極の方が高
温に耐えることができ、製造上都合良いことが多
い。

上記の走査部をもつた複合形固体撮像素子とす
る時に、既にMOS形で述べたように、上部にア
モルフアス・シリコン膜７を形成し、その一部を
レーザー光照射にて多結晶または単結晶シリコン
の電極１２を形成する。走査部の信号電荷蓄積部
のｎ層３７とアモルフアス・シリコン膜との電気
的な接触が良好でない場合には、金属電極３９又
は第５図及び第６図で述べたレーザー光で結晶化
させた電極を用いても良い。なお、第７図では全
面にパツシベーシヨン膜４０を設けた例を示し
た。

第８図は他の実施例であり、構成は第７図と同
じなので説明は省略する。入射光に対する実効面
積は減少するが、信号蓄積部のＮ層３７へ強烈な
光が入るのを金属膜４１にて防ぎブルーミングに
防止対策を行なつたものである。なお、パツシペ
ーシヨン膜４０の一部に穴をあけ、多結晶又は単
結晶シリコンの電極１２と電気的に接続した金属
膜の電極４２を形成しても良い。

また、上記実施例では、オーバー・フロー・ド
レインを設けた例について説明したが、入射光の
大部分が走査部の上に設けられた光電変換部にて
吸収されたり、接合部の面積増加により蓄積する
電荷量が増えたために、特に必要としない場合も
ある。特に素子の多画素化や小形化の時にはこの
点が有利となつてくる。

以上述べたように、光電変換部と走査部からな
る複合形固体撮像素子において、光電変換部にア
モルフアス・シリコン膜を形成し、その一部をレ
ーザー光照射により多結晶あるいは単結晶シリコ
ンに変換する事により、横方向あるいは斜め方向
のキヤリヤの伝導を利用した固体撮像素子ができ
る。

走査部にはMOS形とインターライン転送CCD
の例を述べたが、これに限らず、フレーム転送形
CCDでもCIDでもBBDあるいはこれらの粗み合
わせであつても良い。

また、以上説明したように、本発明では信号電
荷蓄積領域と電気的に結合してアモルフアス・シ
リコンを形成し、その後の工程で一部の多結晶シ
リコンあるいは単結晶シリコンに変換したが、こ
れに限る必要はなく、アモルフアス・シリコンの
代わりに、多結晶シリコンを形成し、後の工程で
一部単結晶シリコンに変換してもよい。

【図面の簡単な説明】

第１図は従来の複合形固体撮像素子の断面概略
図、第２図は本発明に係る複合形固体撮像素子の
一実施例を示す断面概略図、第３図は第２図の平
面概略図、第４図乃至第８図は本発明に係る複合
形固体撮像素子の他の実施例を示す断面概略図で
ある。図において、１…半導装基板、２，３…N⁺層、４…ゲート
酸化膜、５…ゲート電極、６…Al電極、７…ア
モルフアス・シリコン膜、８…透明電極、９―
１，９―２，９―３，９―４…厚い酸化膜、１０
…溝、１１…モリブデン電極、１２，１３，１４
…単結晶シリコン。

Claims

【特許請求の範囲】１自己走査機能部を有する半導体基板と、この
自己走査機能部に沿つて形成された信号電荷蓄積
領域と、前記半導体基板に形成された絶縁層と、
この絶縁層に開口部を設け前記信号電荷蓄積領域
と電気的に結合された非単結晶シリコン層と、こ
の非単結晶シリコン層に隣接して設けられた第１
導電層とを具備したことを特徴とする複合形固体
撮像素子。２前記信号電荷蓄積領域と非単結晶シリコン層
との間に第２導電層を介在させたことを特徴とす
る特許請求の範囲第１項記載の複合形固体撮像素
子。３前記第１あるいは第２導電層が前記非単結晶
シリコン層をエネルギー照射により少なくとも一
部結晶性が向上したシリコン層によりなることを
特徴とする特許請求の範囲第２項記載の複合形固
体撮像素子。４前記絶縁層が溝部を有することを特徴とする
特許請求の範囲第１項乃至第３項いずれか記載の
複合形固体撮像素子。５前記第１導電層が前記自己走査機能部上に絶
縁層を介して形成されたことを特徴とする特許請
求の範囲第１項乃至第３項いずれか記載の複合形
固体撮像素子。６半導体基板に自己走査機能部を形成する工程
と、この自己走査機能部に沿つて信号電荷蓄積領
域を形成する工程と、前記半導体基板に絶縁層を
形成する工程と、この絶縁層に開口部を設け前記
信号電荷蓄積領域と電気的に結合して非単結晶シ
リコン層を形成する工程と、この非単結晶シリコ
ン層を厚さ方向にわたりレーザ光照射により少な
くとも一部結晶性が向上したシリコン層に変換す
る工程とを具備したことを特徴とする複合形固体
撮像素子の製造方法。